会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 43. 发明公开
    • Système de commutation de multiplex de paquets
    • PAKET复-Vermittlungssystem。
    • EP0230847A1
    • 1987-08-05
    • EP86460024.2
    • 1986-12-09
    • Servel, MichelThomas, Alain
    • Servel, MichelThomas, Alain
    • H04L12/54H04L12/58
    • H04L49/103H04L49/3009H04L49/40
    • Le système commute des multiplex à intervalles de temps con­tenant des paquets de longueur fixe provenant de n jonctions en­trantes (E1-E16) vers n jonctions sortantes (S1-S16). Chaque paquet comporte un en-tête plus n mots. Des moyens de conversion (CE1-CE16) transforment les paquets série en paquets parallèles. Des moyens (MET) transmettent aux entrées d'adresse d'une mémoire de comande (MC) l'en-tête et l'identification de la jonction d'origine. La sortie de la mémoire de commande délivre un nouvel en-tête traduit affecté au paquet entrant de manière à former, avec les n mots restants du paquet entrant, le paquet parallèle sortant mémorise par un mémoire tampon (M0-M16). Des moyens de conversion (ps1-ps16) transforment chaque paquet sortants, en un paquet série. Des moyens (FS1-FS16), affectés aux jonctions sortant mémorisent les adresses des paquets qui sont dans la mémoire tampon. Ces moyens sont validés sélectivement en écriture, en fonction d'une information fournie par des sorties de données de la mémoire de commande. Des moyens (ADL1-ADL16) lisent l'adresse contenue dans le moyen de mémorisation corres­pondant, de manière à retrouver, dans la mémoire tampon, le paquet sortant destiné à la jonction.
      Le système comporte une base de temps (BT) fonctionnant à un rythme double du débit mot des multiplex et délivrant n trames cycliques de 2 n intervalles de temps décalées de deux intervalles de temps par rapport à la précédente.
    • 1.一种以多个n个输出连接点(S1,S2,...)为单位的多路复用系统,包括从多个n个入接点(E1,E2,... E16)发出的固定长度分组 S16)每个输入或输出分组具有标题加n个字,所述系统包括: - 第一装置MET,用于发送到具有可访问接入(MC)可编程的控制存储器的地址输入,所述进入连接的标题和标识 每个输入分组的来源,所述控制存储器(MC)的数据输出递送分配给并行输入分组的新的翻译标题来代替原点的标题,以便与分组的剩余n个字形成并行 输出分组, - 缓冲存储器(M0,M1,...,M16)在写入时循环激活以存储输出分组, - 第二转换装置(CTR1,CTR16)对在缓冲存储器中读取的每个输出并行分组进行变换 在分配给地址多路复用的串联分组中,存储存在于缓冲存储器(M0,M1,...,M16)中的分组的地址的多个装置(FS1,...,FS16) 所述装置根据由控制存储器的其他数据输出同样提供的信息项的功能选择性地进行书面验证,存储装置中的每一种以单向方式分配给输出接点,并且易受信号指示 为了读取存储在相应的存储装置中的地址,以便在缓冲存储器中找到旨在用于所述结点的输出包,激活任何一个输出结点,其特征还在于: - 时基 (ni)以节奏的双倍运算,复用并输送2n个时间间隔的n个循环帧,每帧相对于前一个移位两个时间间隔,每个输出结点 离子与n中的一个循环帧相关联,并且每个输出结与n中的一个循环帧相关联,每个帧的第一时间验证用于发送与控制存储器(MC)的地址输入相关联的进入结点的标题的装置 ),其数据输出连接到缓冲存储器的第一基本存储器M0,偶数行的以下时间间隔连续验证缓冲存储器的最后一个基本存储器(M1至M16)的输入,第一间隔 确定第一基本存储器(M0)的输出与第二转换装置之间与所述帧相关联的输出结点之间的联络的帧的时间,以及用于验证在所述帧的输出之间的联络的偶数行的以下时间间隔 n个最后的存储器和朝向所述相关联的输出交叉点的第二转换装置。