专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

EP0969481A1 Phosphate coating for varistor and method 审中-公开
标题翻译： Zink-PhosphatbeschichtungfürVaristor und Verfahren zur Herstellung
公开(公告)号：EP0969481A1
公开(公告)日：2000-01-05
申请号：EP99111349.9
申请日：1999-06-10
申请人： HARRIS CORPORATION
发明人： Clinton, Caroline , Connell, Andrew Mark , Rohan, James , Spalding, Trevor , Barrett, John
IPC分类号： H01C7/102 , H01C1/034 , H01C1/142
CPC分类号： H01C1/142 , H01C1/034 , H01C7/102 , H01C7/18 , Y10S438/957
摘要： A method of providing a semiconductor device (20) with a deposited inorganic electrically insulative layer (34), having exposed semiconductor surfaces and electrically conductive metal and terminations (30). The device is saturated in a phosphoric acid solution to form a phosphate layer (34) on the exposed surfaces of the semiconductor but not on the metal end terminations (30). The device is thereafter plated by a conventional plating process and the plating is provided only on the end terminations (30).
摘要翻译：一种提供具有暴露的半导体表面和导电金属和端接（30）的沉积的无机电绝缘层（34）的半导体器件（20）的方法。该装置在磷酸溶液中饱和以在半导体的暴露表面上形成磷酸盐层（34），但不在金属端接端（30）上。然后通过常规电镀工艺对该器件进行电镀，并且仅在端部端子（30）上提供电镀。

92. 发明公开

EP0852059A4 ASYMMETRIC RESISTOR TERMINAL 失效
标题翻译：不公平的WIDERSTANDSKONTAKT
公开(公告)号：EP0852059A4
公开(公告)日：1999-08-11
申请号：EP96945302
申请日：1996-12-23
申请人： EMC TECHNOLOGY INC
发明人： MAZZOCHETTE JOSEPH B
IPC分类号： H01C1/142 , H01C17/00 , H05K1/02 , H05K3/34 , H01C1/012
CPC分类号： H01C1/142 , H01C17/006 , H05K1/0201 , H05K3/3442 , H05K2201/09381 , H05K2201/09427 , H05K2201/10469 , H05K2201/10636 , Y02P70/611 , Y02P70/613
摘要： A chip resistor (30) includes a substantially rectangular substrate (32) of an insulating material having opposed substantially flat top and bottom surfaces (34, 36) and edges (38) extending between the top and bottom surfaces (34, 36). A layer (40) of a resistance material is on the top surface (34) of the substrate (32). Separate termination layers (42, 44) of a conductive material are on the top surface (34) of the substrate (30) and contact the resistance layer (40) at opposite end thereof. Each of the termination layers (42, 44) extends across an edge of the substrate and over a portion of the bottom surface (36) of the substrate (30). The total area of the portions (42b, 44b) of the termination layers (42, 44) on the bottom surface (36) of the substrate (30) is greater than the total area of the portions (42a, 44a) of the termination layers (42, 44) on the top surface (34) of the substrate (30) so that the spacing between the ends of the portions (42b, 44b) of the termination layers (42, 44) on the bottom surface (36) of the substrate (30) is smaller than the spacing between the ends of the portions (42a, 44a) of the termination layers (42, 44) on the top surface (34) of the substrate (30).
摘要翻译：芯片电阻器包括绝缘材料的基本上矩形的基板，其具有相对的基本上平坦的顶表面和底表面以及在顶表面和底表面之间延伸的边缘。电阻材料层位于衬底的顶表面上。导电材料的单独端接层位于顶表面或基板上，并在其相对端接触电阻层。每个终端层延伸穿过衬底的边缘并且在衬底的底表面的一部分上方延伸。基板的底面上的终端层的部分的总面积大于基板的顶面上端接层的部分的总面积，使得终端部分的端部之间的间隔衬底底表面上的层小于衬底顶表面上终端层部分的端部之间的间距。

93. 发明公开

EP0899550A1 Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors 审中-公开
标题翻译：与SMD元件的电路装置，在特定的温度传感器及其制造温度传感器的方法
公开(公告)号：EP0899550A1
公开(公告)日：1999-03-03
申请号：EP98202758.3
申请日：1998-08-18
申请人： Philips Patentverwaltung GmbH , Koninklijke Philips Electronics N.V.
发明人： Groen, W.-A., Dr. , Sillen, Ir.V.R.C.M.J.
IPC分类号： G01K7/22 , H01C7/04 , H01C1/142
CPC分类号： H01C1/142 , G01K7/22 , H01C7/043 , H01L2924/0002 , H05K3/321 , H05K2201/0209 , H05K2201/10636 , H05K2201/10984 , H05K2203/1453 , Y02P70/611 , Y10T29/49082 , H01L2924/00
摘要： Die Erfindung betrifft eine Schaltungsanordnung mit einem SMD-Bauelement (1), insbesondere einen Temperatursensor mit einem Thermistorelement (1) mit zwei elektrisch leitenden Kontakten (2a, 2b), welche mit jeweils einer auf einem Substrat (4) aufgebrachten Leiterbahn (3a, 3b) leitend verbunden sind. Eine feste mechanische, als auch eine gute elektrisch leitende Verbindung zwischen dem SMD-Bauelement und den Leiterbahnen wird dabei dadurch erreicht, daß die Kontakte (2a, 2b) aus jeweils einer die Verbindung mit den Leiterbahnen (3a, 3b) schaffenden Metall-Glas-Schicht (6) gebildet sind und daß die Metall-Glas-Schicht (6) durch Erhitzen eines Glaspartikel enthaltenden Metalls bis zum Schmelzen oder Erweichen der Glaspartikel hergestellt ist. Die Erfindung betrifft außerdem auch ein Verfahren zur Herstellung eines Temperatursensors und zur Herstellung einer solchen Verbindung.
摘要翻译：在与具有连接到基板导体线的两个触点的表面安装器件（SMD）的电路中，每个由加热金属含玻璃颗粒熔化或软化的玻璃颗粒生产的金属/玻璃层形成。因此独立权利要求中包括了（1）与具有接触如上所述的热敏电阻元件的温度传感器; （2）用于制备上述温度传感器的方法; 和（3）用于生产SMD元件的一个接触，并通过施加金属膏含有玻璃颗粒到部件的表面，接触与导体线所得到的接触，加热熔化或软化一个基底导体线之间的导电连接的方法玻璃颗粒，然后冷却。

94. 发明公开

EP0858085A1 Laminated chip varistor and production method thereof 失效
标题翻译： Chip-Vielschichtlaminat-Varistor和Verfahren zu seiner Herstellung
公开(公告)号：EP0858085A1
公开(公告)日：1998-08-12
申请号：EP98101745.2
申请日：1998-02-02
申请人： TDK Corporation
发明人： Ogasawara, Tadashi , Mori, Kaneo , Taniguchi, Masaaki , Konno, Masahiko , Matsuoka, Dai
IPC分类号： H01C7/18 , H01C1/142 , H01C17/28
CPC分类号： H01C17/283 , H01C1/142 , Y10T29/49082
摘要： A laminated chip varistor has a varistor element including at least one varistor layer and at least two inner electrodes which are laminated alternatively, and outer most layers comprising the same material as the varistor layer; and terminal electrodes electrically connected to the inner electrodes each formed at each of the both edge portions of the varistor element; wherein a surface roughness (R) of the varistor element is in the range of 0.60 to 0.90 µm.
摘要翻译：层压芯片变阻器具有包括至少一个变阻器层和至少两个层叠的内部电极的变阻器元件，以及包含与可变电阻层相同的材料的最外层; 以及端子电极，其电连接到各个形成在所述可变电阻元件的两个边缘部分中的每一个的内部电极; 其中所述可变电阻元件的表面粗糙度（R）在0.60至0.90μm的范围内。

95. 发明授权

EP0424254B1 Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication 失效
标题翻译：电阻芯片型表面安装和其制备方法。
公开(公告)号：EP0424254B1
公开(公告)日：1994-01-05
申请号：EP90402915.4
申请日：1990-10-17
申请人： SFERNICE SOCIETE FRANCAISE DE L'ELECTRO-RESISTANCE
发明人： Flassayer, Claude , Collins, Franklin
IPC分类号： H01C1/142 , H01C17/28 , H01C13/02
CPC分类号： H01C17/28 , H01C1/142 , H01C17/006

96. 发明公开

EP0436776A3 Kombination von Schichtwiderständen mit strukturierten Kontaktflächen und Anschlussdrähten 失效转让
标题翻译：具有结构化接触表面的膜电阻
公开(公告)号：EP0436776A3
公开(公告)日：1992-04-15
申请号：EP90115767.7
申请日：1990-08-17
申请人： MANNESMANN Aktiengesellschaft
发明人： Platen, Wolfgang, Dr. Dipl.-Phys.
IPC分类号： H01C1/14 , H01C1/142
CPC分类号： H01C1/142
摘要： Es werden Schichtwiderstände mit strukturierten Kontaktflächen beschrieben. Die Isolierstreifen (2) zur Strukturierung werden so gelegt, daß jeweils eine Engstelle (4) zwischen zwei zu einer Anschlußbahn (3) gehörigen Kontaktfläche (1) ausgebildet ist, über die die Kontaktflächen (1) elektrisch miteinander und der Anschlußbahn (3) verbunden sind. Außerdem müssen bei der Kontaktierung mit den Anschlußdrähten (5) jeweils beide Kontaktflächen (1) mit dem Anschlußdraht (5) verbunden sein.

97. 发明公开

EP0436776A2 Kombination von Schichtwiderständen mit strukturierten Kontaktflächen und Anschlussdrähten 失效转让
标题翻译： Schichtwiderständemit strukturiertenKontaktflächen。
公开(公告)号：EP0436776A2
公开(公告)日：1991-07-17
申请号：EP90115767.7
申请日：1990-08-17
申请人： MANNESMANN Aktiengesellschaft
发明人： Platen, Wolfgang, Dr. Dipl.-Phys.
IPC分类号： H01C1/14 , H01C1/142
CPC分类号： H01C1/142
摘要： Es werden Schichtwiderstände mit strukturierten Kontaktflächen beschrieben. Die Isolierstreifen (2) zur Strukturierung werden so gelegt, daß jeweils eine Engstelle (4) zwischen zwei zu einer Anschlußbahn (3) gehörigen Kontaktfläche (1) ausgebildet ist, über die die Kontaktflächen (1) elektrisch miteinander und der Anschlußbahn (3) verbunden sind. Außerdem müssen bei der Kontaktierung mit den Anschlußdrähten (5) jeweils beide Kontaktflächen (1) mit dem Anschlußdraht (5) verbunden sein.
摘要翻译：描述具有结构化接触表面的薄膜电阻器。用于构造的绝缘条被铺设成使得在每种情况下，在与连接轨道相关联的两个接触表面之间构造一个收缩部，通过该连接轨道使接触表面彼此电连接并连接到连接轨道。此外，当与连接线接触时，在每种情况下，两个接触表面必须连接到连接线。

98. 发明公开

EP0424254A1 Résistance électrique sous forme de puce à montage de surface et son procédé de fabrication 失效
标题翻译：电阻芯片型表面安装和其制备方法。
公开(公告)号：EP0424254A1
公开(公告)日：1991-04-24
申请号：EP90402915.4
申请日：1990-10-17
申请人： SFERNICE SOCIETE FRANCAISE DE L'ELECTRO-RESISTANCE
发明人： Flassayer, Claude , Collins, Franklin
IPC分类号： H01C1/142 , H01C17/28 , H01C13/02
CPC分类号： H01C17/28 , H01C1/142 , H01C17/006
摘要： La résistance électrique sous forme de puce est destinée à être soudée notamment sur une carte de circuit imprimé ou sur un substrat de circuit hybride. Elle comprend un substrat électriquement isolant (1) du type céramique, sur lequel est liée par une couche adhésive de résine organique (2) une feuille (3) de métal ou alliage résistif.
La couche de résine (6) laisse libre au voisinage de deux bords opposés du substrat (1), deux parties (5), d'extrémité de la feuille résistive découpée (3). Ces deux parties (5) de la feuille résistive sont chacune recouverte par une couche mince (8) d'un métal ou alliage adhérant à la feuille résistive (3), cette couche (8) étant recouverte par une deuxième couche (9) plus épaisse de métal ou d'alliage conducteur, et cette deuxième couche (9) étant recouverte d'une troisième couche (14) également plus épaisse d'une alliage soudable, ces trois couches superposées (8, 9, 14) s'étendant également sur les deux faces latérales opposées du substrat (1) et partiellement sur la face (13) du substrat opposée à la feuille résistive découpée (3).
Utilisation notamment dans les circuits imprimés ou hybrides.
摘要翻译：在芯片形成电电阻特别用于被焊接到印刷电路板或到混合电路基板。它包括陶瓷类的电绝缘基底（1）的，走上所有这一切是通过在有机树脂（2）的粘合剂层并列的金属或合金电阻片（3）。 ... 的树脂层（6）离开游离，在所述基板的两个相对边缘的附近（1），两个端部部分（5）的冲压电阻片（3）。这两个部分（5）的电阻片的各自覆盖一个薄的层（8）的金属或合金附着到电阻片（3），该层（8）覆盖的第二较厚的层（9）的金属或导电合金，并且该第二层（9）覆盖有可焊合金，论文三个堆叠层（8，9，14），这样上延伸的两个相对的侧面的第三，同样地更厚，层（14）基板（1）和部分地在做了冲压电阻片（3）相对的基板的面（13）。 ... 使用在印刷或混合电路particulare。 ... ...

99. 发明公开

EP0234487A3 Dünnschichtschaltung und ein Verfahren zu ihrer Herstellung 失效转让
标题翻译：薄膜电路及其制造方法
公开(公告)号：EP0234487A3
公开(公告)日：1990-03-07
申请号：EP87102255.4
申请日：1987-02-17
申请人： Alcatel SEL Aktiengesellschaft
发明人： Müller, Siegfried, Dr. , Hanisch, Helmut
IPC分类号： H01C1/142 , H01C17/28
CPC分类号： H01L24/03 , H01C1/142 , H01C17/288 , H01L21/707 , H01L2224/04073 , H01L2224/05644 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01028 , H01L2924/01033 , H01L2924/01046 , H01L2924/0105 , H01L2924/01073 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04953 , H01L2924/15787 , H01L2924/19043 , H01L2924/30105 , H05K3/24 , H01L2924/00
摘要： Eine Dünnschichtschaltung ist aus integrierten Widerständen (2) und Leiterzügen (9) aufgebaut. Die Leiterzüge bestehen aus zwei übereinander angeordneten Au-Schichten (4,6), zwischen denen eine Pd-Schicht (5) angeordnet ist. Die Leiterzüge weisen einen Flächenwiderstand R ≦ 10 mOhm auf und sind löt-und bondbar. Die Dünnschichtschaltung findet in der Hochfrequenztechnik, im GHz-Bereich ihre Anwendung.

100. 发明公开

EP0235749A2 Positive ceramic semiconductor device 失效
标题翻译：从正陶瓷半导体器件。
公开(公告)号：EP0235749A2
公开(公告)日：1987-09-09
申请号：EP87102734.8
申请日：1987-02-26
申请人： NIPPONDENSO CO., LTD.
发明人： Hori, Makoto , Ogata, Itsuhei , Niwa, Hitoshi , Miwa, Naoto
IPC分类号： H01C1/142 , H01C7/02
CPC分类号： H01C1/1406
摘要： A positive ceramic semiconductor device having positive temperature coefficient of resistance comprises a pair of electrodes provided on a ceramic semiconductor substrate (1). One of the paired electrodes which is to serve as the positive pole is basically constituted by at least an electrically conduct i ve layer (5) of silver-palladium series containing silver and palladium at a predetermined ratio. For preventing a localized current concentration from occurring in the current conducting state, improvement is made as to the structure of the positive pole electrode formed of the electrically conductive material of silver-palladium series and/or the structure of the negative pole electrode. Silvermigration phenomenon on the positive ceramic semiconductor substrate as well as degradation of the mechanical strength thereof is positively prevented.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式