专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN106059530A 一种频率响应与系数量化位数弱相关的半带滤波器结构有权
公开(公告)号：CN106059530A
公开(公告)日：2016-10-26
申请号：CN201610353408.6
申请日：2016-05-25
申请人：东南大学
发明人：吴建辉 , 张俊 , 陈超 , 黄成 , 李红
IPC分类号： H03H17/06
CPC分类号： H03H17/06 , H03H2218/10
摘要：本发明公开了一种频率响应与系数量化位数弱相关的半带滤波器结构，包括前置滤波模块、多路选择器模块、加法器模块、乘法器模块和延迟功能模块，在保持半带滤波器传递函数不变的情况下，减小了半带滤波器频率响应对系数量化位数的依赖程度。本发明将半带滤波器拆分为两个子滤波器级联，其中一子滤波器的频率响应不依赖于系数，从而可降低整个半带滤波器频率响应对系数扰动的影响。与传统的实现结构相比，本发明实现相同的滤波器性能所需的系数量化位数较小，可降低滤波运算过程中的运算量，进而可以降低功率消耗、节省硬件资源、降低成本。

2. 发明公开

CN102332894A 数字滤波器无效
公开(公告)号：CN102332894A
公开(公告)日：2012-01-25
申请号：CN201110148900.7
申请日：2011-06-03
申请人：阿尔卑斯电气株式会社
发明人：尾屋隼一郎
IPC分类号： H03H17/02
CPC分类号： H03H17/0286 , H03H17/026 , H03H17/0282 , H03H17/0671 , H03H2218/10 , H03K17/955 , H03K2217/960745
摘要：本发明提供一种数字滤波器，其和前级的模拟部中的模拟运算动作的匹配性良好，对于模拟部的输出能在噪声位置形成陷波，从而改善噪声除去性能。该数字滤波器(1)在前级配置有模拟运算结果的比特数据输出按每N个时钟而发生变化的模拟部(2)，并且以和所述模拟部(2)同步的时钟进行动作，从所述模拟部(2)输出的比特数据中除去噪声，该数字滤波器(1)构成为具备：Sinc N阶滤波器(11)，其将提取采样的移动平均的Sinc滤波器级联为N级而形成；和K抽头数的移动平均滤波器(12)，其连接于Sinc N阶滤波器(11)的输出级。

3. 发明授权

EP0732809B1 Dispositif de filtrage digital 失效
标题翻译：数字滤波器装置
公开(公告)号：EP0732809B1
公开(公告)日：2001-08-16
申请号：EP96400517.7
申请日：1996-03-13
申请人： THOMSON multimedia
发明人： Comminges, Martial , Dell'Ova, Francis , Paillardet, Frédéric
IPC分类号： H03H17/02 , H03H17/06
CPC分类号： H03H17/0226 , H03H17/0292 , H03H17/0607 , H03H17/0657 , H03H2218/10

4. 发明公开

EP2091149A1 Procédé et dispositif de conversion descendante de fréquence d'échantillonnage d'un signal numérique. 审中-公开
标题翻译：对于降频转换的数字信号的采样频率的方法和装置。
公开(公告)号：EP2091149A1
公开(公告)日：2009-08-19
申请号：EP08151565.2
申请日：2008-02-18
申请人： STMicroelectronics N.V.
发明人： Dubouloz, Samuel , Hue, Antoine
IPC分类号： H03H17/06
CPC分类号： H03H17/0642 , H03H2218/10
摘要： Procédé de conversion de fréquence d'échantillonnage d'un signal numérique échantillonné à une première fréquence d'échantillonnage, caractérisé par le fait qu'il comprend une réception (20) d'échantillons d'entrée (x k ) du signal numérique, une élaboration (21, 22) d'échantillons de sortie correspondant (y n ) à une deuxième fréquence d'échantillonnage (F i ) à partir des échantillons d'entrée et d'un filtre d'interpolation, la première fréquence d'échantillonnage (F s ) étant plus grande que la deuxième fréquence d'échantillonnage (F i ) dans un rapport (F s /F i ) quelconque, et une délivrance (23) desdits échantillons de sortie, ladite élaboration comportant pour chaque échantillon d'entrée courant la mise à jour (22) des valeurs courantes de N échantillons de sortie successifs avec N contributions respectivement calculées (21) à partir de la valeur de cet échantillon d'entrée courant pondérée par les valeurs de N coefficients du filtre (hl, ...hN) associés à cet échantillon d'entrée courant, ce nombre N étant fixé et identique pour tous les échantillons d'entrée quelle que soit la valeur dudit rapport.
摘要翻译：该方法涉及接收在采样频率（fs）采样的数字信号的输入采样（X k）的。相应的输出采样（炔）在从输入样本和内插滤波器的（H1-HN另一采样频率通过分别从当前输入样本的通过系数的值加权后的值，更新与n计算的贡献的输出样本的当前值开发）过滤器，其中数N为每个输入样本的所述频率之间的转换率值固定的和相同的，不论。输出样本被送至。因此独立权利要求中包括了以下内容：（1）一种用于治疗以模拟信号（2）的数字信号（3）的装置的采样频率的下变频的装置用于治疗以模拟信号（4）接收器，用于一个无线通信系统中，在模拟信号处理装置用天线的包含。

5. 发明申请

WO2014169480A1 一种并行滤波方法及相应的装置审中-公开
公开(公告)号：WO2014169480A1
公开(公告)日：2014-10-23
申请号：PCT/CN2013/074444
申请日：2013-04-19
申请人：中国科学院自动化研究所
发明人：王东琳 , 尹磊祖 , 杨勇勇 , 谢少林 , 汪涛
IPC分类号： H03H17/02
CPC分类号： H03H17/0223 , H03H2017/0245 , H03H2218/10
摘要：公开了一种并行滤波装置及相应的并行滤波方法。该装置包括：多粒度存储器、数据缓存装置、系数缓冲广播装置、向量运算装置和命令队列装置，多粒度存储器用于存储待滤波数据和滤波系数以及滤波结果数据；数据缓存装置用于缓存、读取和更新取出的待滤波数据；系数缓冲广播装置用于缓存和广播取出的滤波系数；命令队列装置用于存放并输出并行滤波运算操作命令；向量运算装置用于基于待滤波数据和输出系数数据进行向量运算，并将运算结果写入多粒度存储器中。该装置和方法的滤波速度快、访存次数少、提高数据使用效率、降低功耗、适用范围广。

6. 发明申请

WO2010113526A1 積和演算装置审中-公开
标题翻译：产品操作装置
公开(公告)号：WO2010113526A1
公开(公告)日：2010-10-07
申请号：PCT/JP2010/002433
申请日：2010-04-02
申请人：三菱電機株式会社 , 奥田悟崇 , 山中聡 , 南浩次
发明人：奥田悟崇 , 山中聡 , 南浩次
IPC分类号： G06F17/10
CPC分类号： G06F17/15 , G06F7/5443 , H03H17/0223 , H03H2218/10
摘要：　デジタルフィルタなどに用いられる積和演算を実行する積和演算装置において、第１のデータ記憶部（１）及び第２のデータ記憶部（２）において、第１のクロック（ＣＬＫ１）に同期してデータ（Ｄａ１）が書き込まれ、第１のクロックよりも高い周波数の第２のクロック（ＣＬＫ２）に同期して読み出される。演算処理部（５）が、第２のクロック（ＣＬＫ２）に同期して演算を実行する。第３の記憶部（３）では、第２のクロック（ＣＬＫ２）に同期して前記演算処理部（５）から出力されるデータが書き込まれ、第１のクロック（ＣＬＫ１）に同期して書き込まれたデータが読み出される。フィルタのタップ数が多くなった場合、フィルタのタップ数に比例して演算器の数が増加を抑制することができる。
摘要翻译：一种用于执行用于数字滤波器等的乘积和运算的积和运算装置，其中，在第一数据存储单元（1）和第二数据存储单元（2）中，以同步方式写入数据（Da1）具有第一时钟（CLK1），并且与具有比第一时钟更高的频率的第二时钟（CLK2）同步地读出。操作处理单元（5）与第二时钟（CLK2）同步地执行操作。在第三存储单元（3）中，与第二时钟（CLK2）同步地写入从操作处理单元（5）输出的数据，并且与第一时钟同步地读出已写入的数据（ CLK1）。如果滤波器的抽头数量变大，则可以抑制与滤波器的抽头数量的增加成比例的运算符数量的增加。

7. 发明申请

WO2008034027A2 PROCESSOR ARCHITECTURE FOR PROGRAMMABLE DIGITAL FILTERS IN A MULTI-STANDARD INTEGRATED CIRCUIT 审中-公开
标题翻译：用于多标准集成电路中可编程数字滤波器的处理器架构
公开(公告)号：WO2008034027A2
公开(公告)日：2008-03-20
申请号：PCT/US2007/078439
申请日：2007-09-14
申请人： TEXAS INSTRUMENTS INCORPORATED , SADAFALE, Mangesh, Devidas , KRATOCHWIL, Konrad , KHASNIS, Himamshu, Gopalakrishna
发明人： SADAFALE, Mangesh, Devidas , KRATOCHWIL, Konrad , KHASNIS, Himamshu, Gopalakrishna
IPC分类号： G06F17/17
CPC分类号： H03H17/0294 , H03H17/0223 , H03H17/0416 , H03H2218/10
摘要： An architecture for cascaded digital filters (104-1, 106-1 to 104-6, 106-6) comprises independently programmable controlling registers and independent interpolating factors (Il to 16); a digital to analog converter (108) for converting the digital signals into analog signals with a constant sampling rate which matches with the interpolating factors of the cascaded digital filters. Each filter (106-1 to 106-6) property (filters order, coefficient symmetry, half- band, and poly-phase) can be programmed independently to support different system requirements and extract maximum throuput from a given hardware. The method of filtering digital signals comprises the steps of determining an interpolation factor of the cascaded digital filters with the lowest number of computations so as to match with the single sampling rate of the digital to analog converter, determining active filters and an interpolation factor of each digital filter in the cascaded digital filters, and determining a mode of operation of the cascaded digital filters.
摘要翻译：级联数字滤波器（104-1,106-1至104-6,106-6）的架构包括独立可编程控制寄存器和独立内插因子（II至16）; 数字到模拟转换器（108），用于以与级联数字滤波器的内插因子匹配的恒定采样速率将数字信号转换成模拟信号。每个滤波器（106-1至106-6）属性（滤波器阶数，系数对称，半带和多相）可以独立编程以支持不同的系统要求，并从给定硬件中提取最大的throuput。滤波数字信号的方法包括以下步骤：确定具有最少计算次数的级联数字滤波器的内插因子，以便与数模转换器的单个采样率相匹配，确定有源滤波器和每个滤波器的内插因子数字滤波器，以及确定级联数字滤波器的工作模式。

8. 发明公开

US20240113698A1 IN-MEMORY ANALOG CHANNEL EQUALIZATION 审中-公开
公开(公告)号：US20240113698A1
公开(公告)日：2024-04-04
申请号：US17956844
申请日：2022-09-30
申请人： Intel Corporation
发明人： Richard DORRANCE , Peter SAGAZIO , Renzhi LIU , Hechen WANG , Deepak DASALUKUNTE , Brent R. CARLTON
IPC分类号： H03H17/02
CPC分类号： H03H17/02 , H03H2218/10
摘要： A radiofrequency frontend device includes a memory array, which includes a plurality of input lines; a plurality of output lines; and a plurality of impedance devices, each impedance device connecting an input line of the plurality of input lines to an output line of the plurality of output lines, wherein each impedance represents a filter coefficient; wherein the radiofrequency frontend device is configured to provide at each input line of the plurality of input lines a sampled voltage of an analog electric signal, each sampled voltage corresponding to a voltage of the analog electric signal during a respective time period of a plurality of time periods; and when the memory array receives the sampled voltages, the memory array is configured to modify each of the sampled voltages by a respective impedance device of the plurality of impedance devices and sum the modified sampled voltages.

9. 发明授权

US09966932B2 Parallel filtering method and corresponding apparatus 有权
公开(公告)号：US09966932B2
公开(公告)日：2018-05-08
申请号：US14785359
申请日：2013-04-19
申请人： Institute of Automation, Chinese Academy of Sciences
发明人： Donglin Wang , Leizu Yin , Yongyong Yang , Shaolin Xie , Tao Wang
IPC分类号： G06F17/10 , H03H17/02
CPC分类号： H03H17/0223 , H03H2017/0245 , H03H2218/10
摘要： An apparatus for parallel filtering, including a multi-granularity memory, a data cache device, a coefficient buffer broadcast device, a vector operation device and a command queue device. The multi-granularity memory is configured to store data to be filtered, filter coefficients and filtering result data. The data cache device is configured to cache, read and update the data to be filtered. The coefficient buffer broadcast device is configured to cache and broadcast the read filter coefficients. The command queue device is configured to store and output a queue of operation commands for the parallel filtering operation. The vector operation device is configured to perform a vector operation based on the data to be filtered and the output coefficient data, and write an operation result into the multi-granularity filtering result storage unit. A method is also provided. The apparatus and method have a fast filtering speed, a smaller number of accesses, an improved usage efficiency, a reduced power consumption and a wide application scope.

10. 发明授权

US08645442B2 Method and apparatus for a finite impulse response filter 失效
标题翻译：有限脉冲响应滤波器的方法和装置
公开(公告)号：US08645442B2
公开(公告)日：2014-02-04
申请号：US12643456
申请日：2009-12-21
申请人： Yea Zong Kuo , Jerry William Yancey
发明人： Yea Zong Kuo , Jerry William Yancey
IPC分类号： G06F17/10
CPC分类号： G06F17/15 , H03H17/0223 , H03H17/06 , H03H2218/04 , H03H2218/10
摘要： A finite impulse response filter comprises an input formatter, a plurality of sample registers, a plurality of coefficient registers, an arithmetic unit, a multiply accumulate unit, a crosspoint switch, an interpolator, a control unit, and an output formatter. The input formatter separates the in-phase portion of a complex-number discrete-time sample from the quadrature portion. The sample registers store a plurality of discrete-time samples. The coefficient registers store a plurality of coefficients. The arithmetic unit adds two of the discrete-time samples to create a sum. The multiply accumulate unit includes a multiplier that multiplies the sum by a coefficient to create a product, an adder that adds the product to a sum of products, and a register that stores the sum of products. The crosspoint switch allows communication between the first and second plurality of registers and the arithmetic unit and the multiply accumulate unit. The interpolator inserts a desired number of zeros into the time-sampled data stream to adjust the time-sampled data stream to an increasing sampling rate. The control unit controls the settings of the crosspoint switch, the arithmetic unit, and the multiply accumulate unit. The output formatter combines the in-phase sum of products and the quadrature sum of products to create a filtered complex-number discrete-time sample.
摘要翻译：有限脉冲响应滤波器包括输入格式化器，多个采样寄存器，多个系数寄存器，运算单元，乘法累加单元，交叉点开关，内插器，控制单元和输出格式化器。输入格式化器将复数离散时间采样的同相部分与正交部分分离。采样寄存器存储多个离散时间采样。系数寄存器存储多个系数。算术单元增加两个离散时间样本以创建一个和。乘法累加单元包括乘以乘以系数以创建乘积的乘法器，将乘积加到乘积之和的加法器和存储乘积之和的寄存器。交叉点开关允许第一和第二多个寄存器与算术单元和乘法累加单元之间的通信。插值器将期望数量的零插入到时间采样数据流中，以将时间采样数据流调整到增加的采样率。控制单元控制交叉点开关，算术单元和乘法累加单元的设置。输出格式化器将产品的同相和和产物的正交和组合以创建过滤的复数离散时间样本。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式