专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08242479B2 Nonvolatile memory apparatus and manufacturing method thereof 有权
标题翻译：非易失性存储装置及其制造方法
公开(公告)号：US08242479B2
公开(公告)日：2012-08-14
申请号：US12742841
申请日：2008-11-14
申请人： Yoshio Kawashima , Takumi Mikawa , Ryoko Miyanaga , Takeshi Takagi
发明人： Yoshio Kawashima , Takumi Mikawa , Ryoko Miyanaga , Takeshi Takagi
IPC分类号： H01L29/02
CPC分类号： H01L27/101 , G11C13/0002 , G11C2213/72 , H01L27/24
摘要： A nonvolatile memory device includes via holes (12) formed at cross sections where first wires (11) cross second wires (14), respectively, and current control elements (13) each including a current control layer (13b), a first electrode layer (13a) and a second electrode layer (13c) such that the current control layer (13b) is sandwiched between the first electrode layer (13a) and the second electrode layer (13c), in which resistance variable elements (15) are provided inside the via holes (12), respectively, the first electrode layer (13a) is disposed so as to cover the via hole (12), the current control layer (13b) is disposed so as to cover the first electrode layer (13a), the second electrode layer (13c) is disposed on the current control layer (13b), a wire layer (14a) of the second wire is disposed on the second electrode layer (13c), and the second wires (14) each includes the current control layer (13b), the second electrode layer (13c) and the wire layer (14a) of the second wire.
摘要翻译：非易失性存储器件包括分别形成在第一布线（11）与第二布线（14）交叉的横截面处的通孔（12），以及各自包括电流控制层（13b）的电流控制元件（13），第一电极层（13a）和第二电极层（13c），使得电流控制层（13b）夹在第一电极层（13a）和第二电极层（13c）之间，其中电阻可变元件（15）设置在其内通孔（12）分别设置成覆盖通孔（12），电流控制层（13b）被设置成覆盖第一电极层（13a），第二电极层（13c）设置在电流控制层（13b）上，第二导线的导线层（14a）设置在第二电极层（13c）上，第二导线（14）各自包括电流控制层（13b），第二电极层（13c）和第二wi的导线层（14a）回覆。

2. 发明申请

US20100264392A1 NONVOLATILE MEMORY APPARATUS AND MANUFACTURING METHOD THEREOF 有权
标题翻译：非易失性存储器及其制造方法
公开(公告)号：US20100264392A1
公开(公告)日：2010-10-21
申请号：US12742841
申请日：2008-11-14
申请人： Yoshio Kawashima , Takumi Mikawa , Ryoko Miyanaga , Takeshi Takagi
发明人： Yoshio Kawashima , Takumi Mikawa , Ryoko Miyanaga , Takeshi Takagi
IPC分类号： H01L45/00 , H01L21/02
CPC分类号： H01L27/101 , G11C13/0002 , G11C2213/72 , H01L27/24
摘要： A nonvolatile memory device includes via holes (12) formed at cross sections where first wires (11) cross second wires (14), respectively, and current control elements (13) each including a current control layer (13b), a first electrode layer (13a) and a second electrode layer (13c) such that the current control layer (13b) is sandwiched between the first electrode layer (13a) and the second electrode layer (13c), in which resistance variable elements (15) are provided inside the via holes (12), respectively, the first electrode layer (13a) is disposed so as to cover the via hole (12), the current control layer (13b) is disposed so as to cover the first electrode layer (13a), the second electrode layer (13c) is disposed on the current control layer (13b), a wire layer (14a) of the second wire is disposed on the second electrode layer (13c), and the second wires (14) each includes the current control layer (13b), the second electrode layer (13c) and the wire layer (14a) of the second wire.
摘要翻译：非易失性存储器件包括分别形成在第一布线（11）与第二布线（14）交叉的横截面处的通孔（12），以及各自包括电流控制层（13b）的电流控制元件（13），第一电极层（13a）和第二电极层（13c），使得电流控制层（13b）夹在第一电极层（13a）和第二电极层（13c）之间，其中电阻可变元件（15）设置在其内通孔（12）分别设置成覆盖通孔（12），电流控制层（13b）被设置成覆盖第一电极层（13a），第二电极层（13c）设置在电流控制层（13b）上，第二导线的导线层（14a）设置在第二电极层（13c）上，第二导线（14）各自包括电流控制层（13b），第二电极层（13c）和第二wi的导线层（14a）回覆。

3. 发明授权

US08344345B2 Nonvolatile semiconductor memory device having a resistance variable layer and manufacturing method thereof 有权
标题翻译：具有电阻变化层的非易失性半导体存储器件及其制造方法
公开(公告)号：US08344345B2
公开(公告)日：2013-01-01
申请号：US12810667
申请日：2008-12-26
申请人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L29/02
CPC分类号： H01L27/1021 , H01L27/2409 , H01L27/2418 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1633
摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).
摘要翻译：包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。

4. 发明授权

US08389990B2 Nonvolatile semiconductor memory device and manufacturing method thereof 有权
标题翻译：非易失性半导体存储器件及其制造方法
公开(公告)号：US08389990B2
公开(公告)日：2013-03-05
申请号：US13485203
申请日：2012-05-31
申请人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L29/10
CPC分类号： H01L27/24 , H01L27/1021
摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.
摘要翻译：本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11）分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13）并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13）分别。

5. 发明申请

US20120298945A1 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF 有权
标题翻译：非易失性半导体存储器件及其制造方法
公开(公告)号：US20120298945A1
公开(公告)日：2012-11-29
申请号：US13485203
申请日：2012-05-31
申请人： Takumi MIKAWA , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi MIKAWA , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L45/00
CPC分类号： H01L27/24 , H01L27/1021
摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.
摘要翻译：本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11）分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13）并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13）分别。

6. 发明申请

US20100283026A1 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF 有权
标题翻译：非易失性半导体存储器件及其制造方法
公开(公告)号：US20100283026A1
公开(公告)日：2010-11-11
申请号：US12810667
申请日：2008-12-26
申请人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L27/115 , H01L45/00 , H01L21/70
CPC分类号： H01L27/1021 , H01L27/2409 , H01L27/2418 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1633
摘要： A first wire layer (19) including first memory wires (12) is connected to a second wire layer (20) including second memory wires (17) via first contacts (21) penetrating a first interlayer insulating layer (13). The first wire layer (13) is connected to and led out to upper wires (22) via second contacts (26) connected to the second wire layer (20) and penetrating the second interlayer insulating layer (18). The first contacts (21) penetrate semiconductor layer (17b) or insulator layer (17c) of the second wire layer (20).
摘要翻译：包括第一存储器线（12）的第一布线层（19）通过穿过第一层间绝缘层（13）的第一触点（21）连接到包括第二存储器布线（17）的第二布线层（20）。第一导线层（13）经由连接到第二导线层（20）并穿过第二层间绝缘层（18）的第二触点（26）连接并引出到上导线（22）。第一触点（21）穿透第二导线层（20）的半导体层（17b）或绝缘体层（17c）。

7. 发明申请

US20100237313A1 NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND MANUFACTURING METHOD THEREOF 有权
标题翻译：非易失性半导体存储器件及其制造方法
公开(公告)号：US20100237313A1
公开(公告)日：2010-09-23
申请号：US12738778
申请日：2008-10-22
申请人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L45/00 , H01L21/20
CPC分类号： H01L27/24 , H01L27/1021
摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.
摘要翻译：本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11）分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13）并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13）分别。

8. 发明授权

US08253136B2 Nonvolatile semiconductor memory device and manufacturing method thereof 有权
标题翻译：非易失性半导体存储器件及其制造方法
公开(公告)号：US08253136B2
公开(公告)日：2012-08-28
申请号：US12738778
申请日：2008-10-22
申请人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
发明人： Takumi Mikawa , Yoshio Kawashima , Ryoko Miyanaga
IPC分类号： H01L29/10
CPC分类号： H01L27/24 , H01L27/1021
摘要： A nonvolatile semiconductor memory device of the present invention includes a substrate (1), first wires (2), memory cells each including a resistance variable element (5) and a portion of a diode element (6), second wires (11) which respectively cross the first wires (2) to be perpendicular to the first wires (2) and each of which contains a remaining portion of the diode element (6), and upper wires (13) formed via an interlayer insulating layer (12), respectively, and the first wires (2) are connected to the upper wires (13) via first contacts (14), respectively, and the second wires (11) are connected to the upper wires (13) via second contacts (15), respectively.
摘要翻译：本发明的非易失性半导体存储器件包括基板（1），第一布线（2），各自包括电阻可变元件（5）和二极管元件（6）的一部分的存储单元，第二布线（11）分别与第一布线（2）垂直的第一布线（2），并且每个布线包含二极管元件（6）的剩余部分，以及经由层间绝缘层（12）形成的上部布线（13）并且第一导线（2）分别经由第一触头（14）连接到上导线（13），并且第二导线（11）经由第二触点（15）连接到上导线（13）分别。

9. 发明申请

US20090014710A1 NONVOLATILE MEMORY ELEMENT, NONVOLATILE MEMORY APPARATUS, AND METHOD OF MANUFACTURE THEREOF 有权
标题翻译：非易失性存储元件，非易失性存储器件及其制造方法
公开(公告)号：US20090014710A1
公开(公告)日：2009-01-15
申请号：US12281034
申请日：2007-03-06
申请人： Yoshio Kawashima , Takeshi Takagi , Takumi Mikawa , Zhiqiang Wei
发明人： Yoshio Kawashima , Takeshi Takagi , Takumi Mikawa , Zhiqiang Wei
IPC分类号： H01L45/00
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2463 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1658 , H01L45/1675
摘要： A lower electrode layer 2, an upper electrode layer 4 formed above the lower electrode layer 2, and a metal oxide thin film layer 3 formed between the lower electrode layer 2 and the upper electrode layer 4 are provided. The metal oxide thin film layer 3 includes a first region 3a whose value of resistance increases or decreases by an electric pulse that is applied between the lower electrode layer 2 and the upper electrode layer 4 and a second region 3b arranged around the first region 3a and having a larger content of oxygen than the first region 3a, wherein the lower and upper electrode layers 2 and 4 and at least a part of the first region 3a are arranged so as to overlap as viewed from the direction of the thickness of the first region 3a.
摘要翻译：设置下电极层2，形成在下电极层2上的上电极层4和形成在下电极层2和上电极层4之间的金属氧化物薄膜层3。金属氧化物薄膜层3包括第一区域3a，其第一区域3a的电阻值通过施加在下电极层2和上电极层4之间的电脉冲和围绕第一区域3a布置的第二区域3b而增大或减小，以及具有比第一区域3a更大的氧含量，其中下电极层2和上电极层4以及第一区域3a的至少一部分从第一区域的厚度方向观察而重叠 3a。

10. 发明授权

US08013711B2 Variable resistance element, semiconductor device, and method for manufacturing variable resistance element 有权
标题翻译：可变电阻元件，半导体器件和可变电阻元件的制造方法
公开(公告)号：US08013711B2
公开(公告)日：2011-09-06
申请号：US12280013
申请日：2007-02-27
申请人： Zhiqiang Wei , Takumi Mikawa , Takeshi Takagi , Yoshio Kawashima
发明人： Zhiqiang Wei , Takumi Mikawa , Takeshi Takagi , Yoshio Kawashima
IPC分类号： H01C7/10
CPC分类号： H01L27/101 , H01L27/2409 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/1273 , H01L45/146 , H01L45/1683 , Y10T29/49099
摘要： A method for manufacturing a variable resistance element includes the steps of: depositing a variable resistance material (106) in a contact hole (105), which is formed on an interlayer insulating layer (104) on a substrate and has a lower electrode (103) at a bottom portion thereof, such that an upper surface of the variable resistance material (106) in the contact hole (105) is located lower than an upper surface of the interlayer insulating layer (104); depositing an upper electrode material on the deposited variable resistance material (106) such that an upper surface of the upper electrode material in the contact hole (105) is located higher than the upper surface of the interlayer insulating layer (104); and element-isolating by a CMP the variable resistance element including the variable resistance material (106) and the upper electrode material.
摘要翻译：一种制造可变电阻元件的方法包括以下步骤：将可变电阻材料（106）沉积在形成在衬底上的层间绝缘层（104）上的接触孔（105）中，并具有下电极（103）），使得所述接触孔（105）中的所述可变电阻材料（106）的上表面位于所述层间绝缘层（104）的上表面以下。在所述沉积的可变电阻材料（106）上沉积上电极材料，使得所述接触孔（105）中的上电极材料的上表面位于比所述层间绝缘层（104）的上表面高; 以及通过CMP对包括可变电阻材料（106）和上电极材料的可变电阻元件进行元件隔离。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式