会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • Semiconductor device
    • 半导体器件
    • JP2014013886A
    • 2014-01-23
    • JP2013114431
    • 2013-05-30
    • Toyoda Gosei Co Ltd豊田合成株式会社
    • UENO YUKIHISAOKA TORU
    • H01L29/861H01L21/336H01L29/06H01L29/12H01L29/20H01L29/41H01L29/78H01L29/868
    • H01L29/7827H01L29/0661H01L29/2003H01L29/407H01L29/41741H01L29/41766H01L29/517H01L29/518H01L29/7811H01L29/7813H01L29/861H01L29/8613
    • PROBLEM TO BE SOLVED: To improve withstanding voltage of a vertical semiconductor device having a pn junction.SOLUTION: A vertical diode comprises an n-layer 11 and a p-layer 12 on a substrate 10, which are composed of GaN; and an n-electrode 13 on a rear face of the substrate 10; a p-electrode 14 on a surface of the p-layer 12; a stepped part 15 formed on a periphery of the element; a protection film 16 which continuously covers a lateral face and a bottom face of the stepped part 15; and a field plate electrode 17 which is connected to the p-electrode 14 and formed on the lateral face and the bottom face of the stepped part 15 via the protection film 16. When assuming that a distance from a pn junction interface 19 to a surface 16a of the protection film 16 on the bottom face 15b of the stepped part 15 is h (μm), relative permittivity of the protection film 16 is εs, and a thickness of the protection film 16 on the lateral face 15a of the stepped part 15 at the pn junction interface 19a is d (μm), it is satisfied that εsh/d is 4 or more and εs/d is 3 or more.
    • 要解决的问题:提高具有pn结的垂直半导体器件的耐受电压。解决方案:垂直二极管包括由GaN构成的衬底10上的n层11和p层12; 以及在基板10的背面上的n电极13; p层12的表面上的p电极14; 形成在所述元件的周边上的阶梯部15; 连续地覆盖台阶部15的侧面和底面的保护膜16; 以及场平板电极17,其经由保护膜16连接到p电极14并形成在台阶部15的侧面和底面上。当假设从pn结界面19到表面的距离 阶梯部15的底面15b上的保护膜16的16a为h(μm),保护膜16的相对介电常数为等级,保护膜16的台阶侧面15a的厚度为 pn结界面19a的部分15为d(μm),满足­ sh / d为4以上,&egr / s为3以上。
    • 3. 发明专利
    • Vertical semiconductor device, and method of manufacturing the same
    • 垂直半导体器件及其制造方法
    • JP2014049465A
    • 2014-03-17
    • JP2012188549
    • 2012-08-29
    • Toyoda Gosei Co Ltd豊田合成株式会社
    • UENO YUKIHISAOKA TORU
    • H01L21/329H01L21/76H01L29/06H01L29/861H01L29/868
    • PROBLEM TO BE SOLVED: To improve a withstanding voltage of a vertical semiconductor device consisting of a group-III nitride semiconductor having pn junction.SOLUTION: First of all, dry etching of an element periphery is performed from a p-layer 12 surface to a depth reaching an n-layer 11 by using a Clgas to form an element isolation groove 15 (refer to Fig. 2(a)). An end part 19a of a pn junction interface 19 is exposed to a lateral face 15a of the element isolation groove 15. The n-layer 11 is exposed to the whole surface of a bottom face 15b of the element isolation groove 15 and to a part of the lateral face 15a. Next, dry etching of the lateral face 15a and the bottom face 15b of the element isolation groove 15 is performed by using CFgas to dope F to the lateral face 15a and the bottom face 15b of the element isolation groove 15. This F dope amount is set to a dope amount by which the vicinity of the surface of the n-layer 11 exposed to the lateral face 15a and the bottom face 15b of the element isolation groove 15 is made be p-type, and then, a p-type region 18 is formed (refer to Fig. 2(b)).
    • 要解决的问题:提高由具有pn结的III族氮化物半导体构成的垂直半导体器件的耐受电压。解决方案:首先,元件周边的干法蚀刻从p层12表面到 通过使用Cl气体到达n层11的深度以形成元件隔离槽15(参见图2(a))。 pn结界面19的端部19a暴露于元件隔离槽15的侧面15a。n层11暴露于元件隔离槽15的底面15b的整个表面和部件 的侧面15a。 接下来,通过使用CF气体将F掺杂到元件隔离槽15的侧面15a和底面15b来进行元件隔离槽15的侧面15a和底面15b的干法蚀刻。该F掺杂量为 设定为暴露于元件隔离槽15的侧面15a和底面15b的n层11的表面附近的掺杂量为p型,然后为p型区域 18(参照图2(b))。
    • 5. 发明专利
    • Method for manufacturing mim tunnel diode
    • 制造MIM隧道二极管的方法
    • JP2012151346A
    • 2012-08-09
    • JP2011009850
    • 2011-01-20
    • Toyoda Gosei Co LtdToyota Central R&D Labs Inc株式会社豊田中央研究所豊田合成株式会社
    • ITO TADASHIYAMADA NOBORUUENO YUKIHISA
    • H01L29/88H01L21/329
    • PROBLEM TO BE SOLVED: To provide a manufacturing method of an MIM tunnel diode in which an extremely thin and uniform insulation layer can be formed on a first metal layer easily by plasma oxidation.SOLUTION: A method for manufacturing an MIM tunnel diode in which a first metal layer 14 composed of nickel, an insulation layer 16 composed of nickel oxide having a thickness of 1 to 10 nm, and a second metal layer 18 are laminated in this order on an insulating substrate 12 includes an insulation layer forming step for forming an insulation layer by oxidizing the first metal layer by plasma oxidation method. When the first metal layer is oxidized by plasma oxidation method in the insulation layer forming step, a parallel-plate plasma generating device is used, and the oxygen pressure p(Pa), the self-bias voltage V(V) and the processing time t(min) of the parallel-plate plasma generating device are set to satisfy the following conditions; 6.8≤p≤12.0, 290≤V≤400, 3≤t≤6.
    • 要解决的问题:提供一种MIM隧道二极管的制造方法,其中可以通过等离子体氧化容易地在第一金属层上形成极薄且均匀的绝缘层。 解决方案:一种制造MIM隧道二极管的方法,其中将由镍组成的第一金属层14,由氧化镍构成的绝缘层16和第二金属层18层压在 绝缘基板12上的顺序包括通过用等离子体氧化法氧化第一金属层来形成绝缘层的绝缘层形成步骤。 当在绝缘层形成工序中第一金属层被等离子体氧化法氧化时,使用平行平板等离子体生成装置,氧压p(Pa),自偏压V DC ≤400,3≤t≤6。 版权所有(C)2012,JPO&INPIT
    • 7. 发明专利
    • 半導体装置
    • 半导体器件
    • JP2015023074A
    • 2015-02-02
    • JP2013148170
    • 2013-07-17
    • 豊田合成株式会社Toyoda Gosei Co Ltd
    • UENO YUKIHISAOKA TORUHASEGAWA KAZUYA
    • H01L29/12H01L21/336H01L21/337H01L21/338H01L29/06H01L29/20H01L29/78H01L29/808H01L29/812
    • H01L29/78H01L21/28264H01L21/31133H01L23/3178H01L23/3192H01L29/0692H01L29/2003H01L29/4236H01L29/513H01L29/66143H01L29/66522H01L29/7827H01L2924/0002H01L2924/00
    • 【課題】GaN系の半導体装置において、保護膜の電気的特性の向上と加工性の向上との両立を図る。【解決手段】半導体装置は、窒化ガリウム(GaN)から主に成るp型半導体層と;窒化ガリウム(GaN)から主に成り、p型半導体層に接合されたn型半導体層と;電気絶縁性を有し、p型半導体層およびn型半導体層を被覆する保護膜であって、酸化アルミニウム(Al2O3)から成り、p型半導体層およびn型半導体層に隣接し、p型半導体層とn型半導体層とが接合されたpn接合面の端部を被覆する第1の層と、酸化アルミニウム(Al2O3)とは異なる電気絶縁材料から成り、第1の層に積層された第2の層と、第1の層および第2の層を貫通する開口部とを含む保護膜と;電気絶縁性を有し、保護膜の開口部の内側に設けられ、p型半導体層およびn型半導体層を被覆するゲート絶縁膜と;ゲート絶縁膜に接合されたゲート電極とを備える。【選択図】図1
    • 要解决的问题:为了满足GaN基半导体器件中的电性能的提高和保护膜的可加工性的提高。解决方案:半导体器件包括:主要由氮化镓(...)组成的p型半导体层 GaN); 主要由氮化镓(GaN)组成并结合到p型半导体层的n型半导体层; 具有电绝缘性的保护膜覆盖p型半导体层和n型半导体层,并且具有由与p型半导体层相邻的氧化铝(AlO)和n型半导体层构成的第一层 半导体层并且覆盖p型结表面的边缘,其中p型半导体层和n型半导体层彼此接合,第二层由不同于氧化铝(AlO)的绝缘材料组成并堆叠在 第一层和穿过第一层和第二层的开口; 具有电绝缘性的栅极绝缘膜,设置在保护膜的开口内部并覆盖p型半导体层和n型半导体层; 以及与栅极绝缘膜接合的栅电极。
    • 8. 发明专利
    • 半導体装置
    • 半导体器件
    • JP2015023073A
    • 2015-02-02
    • JP2013148169
    • 2013-07-17
    • 豊田合成株式会社Toyoda Gosei Co Ltd
    • UENO YUKIHISAOKA TORUHASEGAWA KAZUYA
    • H01L29/861H01L21/316H01L21/329H01L21/331H01L29/06H01L29/20H01L29/73H01L29/74H01L29/868H01L33/44H01S5/028
    • H01L29/8613H01L29/407
    • 【課題】GaN系の半導体装置において、保護膜の電気的特性の向上と加工性の向上との両立を図る。【解決手段】半導体装置は、窒化ガリウム(GaN)から主に成るp型半導体層と;窒化ガリウム(GaN)から主に成り、p型半導体層に接合されたn型半導体層と;電気絶縁性を有し、p型半導体層およびn型半導体層を被覆する保護膜と;導電性を有し、p型半導体層およびn型半導体層の少なくとも一方にオーミック接合された電極とを備える。保護膜は、酸化アルミニウム(Al2O3)から成り、p型半導体層およびn型半導体層に隣接し、p型半導体層とn型半導体層とが接合された部位であるpn接合面の端部を被覆する第1の層と;酸化アルミニウム(Al2O3)とは異なる電気絶縁材料から成り、第1の層に積層された第2の層と;第1の層および第2の層を貫通する開口部とを含み、電極は、開口部の内側に位置する。【選択図】図1
    • 要解决的问题:为了满足GaN基半导体器件中的电性能的提高和保护膜的可加工性的提高。解决方案:半导体器件包括:主要由氮化镓(...)组成的p型半导体层 GaN); 主要由氮化镓(GaN)组成并结合到p型半导体层的n型半导体层; 具有电绝缘性且覆盖p型半导体层和n型半导体层的保护膜; 和具有导电性的电极,并通过欧姆接合到p型半导体层和n型半导体层中的至少一个上。 保护膜包括:与氧化铝(AlO)相邻的第一层,与p型半导体层和n型半导体层相邻并覆盖p型结表面的边缘,其中p型半导体层和n型半导体层 型半导体层彼此结合; 第二层,由与氧化铝(AlO)不同的层叠在第一层上的绝缘材料构成; 以及通过第一层和第二层的开口,并且电极布置在开口内部。