会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US06635936B1 SRAM layout for relaxing mechanical stress in shallow trench isolation technology 有权
    • SRAM layout for relaxing mechanical stress in shallow trench isolation technology
    • 在浅沟槽隔离技术中放松机械应力的SRAM布局
    • US06635936B1
    • 2003-10-21
    • US09616975
    • 2000-07-14
    • Shou-Gwo Wuu , Jin-Yuan Lee , Dun-Nian Yaung , Jeng-Han Lee
    • Shou-Gwo Wuu , Jin-Yuan Lee , Dun-Nian Yaung , Jeng-Han Lee
    • H01L2976
    • H01L27/1112 , Y10S257/903
    • An SRAM device has STI regions separated by mesas and doped regions including source/drain regions, active areas, wordline conductors and contacts in a semiconductor substrate is made with a source region has 90° transitions in critical locations. Form a dielectric layer above the active areas. Form the wordline conductors above the active areas transverse to the active areas. The source and drain regions of a pass gate transistor are on the opposite sides of a wordline conductor. Form the sidewalls along the crystal plane. Form the contacts extending down through to the dielectric layer to the mesas. Substrate stress is reduced because the large active area region formed in the substrate assures that the contacts are formed on the surfaces of the mesas are in contact with the mesas formed on the substrate and that the surfaces of the silicon of the mesas are shielded from the contacts.
    • SRAM器件具有通过台面分隔的STI区域，并且包括源极/漏极区域，有源区域，字线导体和半导体衬底中的触点的掺杂区域由源区域在关键位置具有90°转变而制成。 在有效区域之上形成介电层。 在横向于有效区域的有效区域之上形成字线导体。 栅极晶体管的源极和漏极区域位于字线导体的相对侧。 沿着<100>晶面形成侧壁。 形成触点向下延伸到电介质层到台面。 衬底应力减小，因为形成在衬底中的大的有源区域区域确保在台面的<100>表面上形成的触点与形成在衬底上的台面接触，并且硅的<110>表面 台面与触点屏蔽。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US6117722A SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof 有权
    • SRAM layout for relaxing mechanical stress in shallow trench isolation technology and method of manufacture thereof
    • 用于在浅沟槽隔离技术中放松机械应力的SRAM布局及其制造方法
    • US6117722A
    • 2000-09-12
    • US252464
    • 1999-02-18
    • Shou-Gwo Wuu , Jin-Yuan Lee , Dun-Nian Yaung , Jeng-Han Lee
    • Shou-Gwo Wuu , Jin-Yuan Lee , Dun-Nian Yaung , Jeng-Han Lee
    • H01L27/11 , H01L21/8234
    • H01L27/1112 , Y10S257/903
    • An SRAM device has STI regions separated by mesas and doped regions including source/drain regions, active areas, wordline conductors and contacts in a semiconductor substrate is made with a source region has 90.degree. transitions in critical locations. Form a dielectric layer above the active areas. Form the wordline conductors above the active areas transverse to the active areas. The source and drain regions of a pass gate transistor are on the opposite sides of a wordline conductor. Form the sidewalls along the crystal plane. Form the contacts extending down through to the dielectric layer to the mesas. Substrate stress is reduced because the large active area region formed in the substrate assures that the contacts are formed on the surfaces of the mesas are in contact with the mesas formed on the substrate and that the surfaces of the silicon of the mesas are shielded from the contacts.
    • SRAM器件具有通过台面分隔的STI区域，并且包括源极/漏极区域，有源区域，字线导体和半导体衬底中的触点的掺杂区域由源区域在关键位置具有90°转变而制成。 在有效区域之上形成介电层。 在横向于有效区域的有效区域之上形成字线导体。 栅极晶体管的源极和漏极区域位于字线导体的相对侧。 沿着<100>晶面形成侧壁。 形成触点向下延伸到电介质层到台面。 衬底应力减小，因为形成在衬底中的大的有源区域区域确保在台面的<100>表面上形成的触点与形成在衬底上的台面接触，并且硅的<110>表面 台面与触点屏蔽。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US06797528B2 Micro probing tip made by micro machine method 失效
    • Micro probing tip made by micro machine method
    • 微型探针微探针法制成
    • US06797528B2
    • 2004-09-28
    • US10053224
    • 2002-01-17
    • Mingo Liu , Jeng-Han Lee
    • Mingo Liu , Jeng-Han Lee
    • G01R3126
    • G01R3/00
    • A method and apparatus for forming a micro tip for a micro probe utilized in testing semiconductor integrated circuit devices. A thick oxide layer is deposited upon a substrate initially to form the micro tip. The micro tip for the micro probe can be defined from the thick oxide layer upon the substrate through a plurality of subsequent semiconductor manufacturing operations performed upon the substrate and layers thereof. A plurality of micro tips can be mass produced and efficiently utilized in association with increasingly smaller sizes of semiconductor integrated circuit devices.
    • 一种用于形成用于测试半导体集成电路器件的微探头微尖的方法和装置。 最初将厚氧化层沉积在基底上以形成微尖端。 用于微探针的微尖端可以通过在衬底及其层上执行的多个随后的半导体制造操作从衬底上的厚氧化物层定义。 可以与越来越小尺寸的半导体集成电路器件相关联地大量生产和有效地利用多个微尖端。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号