专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20130254517A1 APPARATUS AND METHOD FOR PROCESSING INVALID OPERATION IN PROLOGUE OR EPILOGUE OF LOOP 有权
标题翻译：用于处理环境中的无效操作的装置和方法
公开(公告)号：US20130254517A1
公开(公告)日：2013-09-26
申请号：US13832291
申请日：2013-03-15
申请人： Seong-Hun Jeong , Bernhard Egger , Won-Sub Kim
发明人： Seong-Hun Jeong , Bernhard Egger , Won-Sub Kim
IPC分类号： G06F9/30
CPC分类号： G06F9/30007 , G06F8/443 , G06F9/30072 , G06F9/30105 , G06F9/3859 , G06F15/7867
摘要： An apparatus for processing an invalid operation in a prologue and/or an epilogue of a loop includes a register file including a first region for storing a data validity value indicating whether data is valid or invalid, and a second region for storing the data; and a functional unit configured to determine whether an operation is valid or invalid based on a value of a first region of each of one or more input sources received from the register file, and output a destination including a value based on the value of the first region of each of the input sources
摘要翻译：一种用于在循环的序言和/或循环的结尾处理无效操作的装置包括：寄存器文件，包括用于存储指示数据是有效还是无效的数据有效值的第一区域和用于存储数据的第二区域; 以及功能单元，被配置为基于从所述寄存器文件接收到的一个或多个输入源中的每一个的第一区域的值来确定操作是有效还是无效，并且基于所述第一每个输入源的区域

2. 发明授权

US09262162B2 Register file and computing device using the same 有权
标题翻译：使用注册文件和计算设备
公开(公告)号：US09262162B2
公开(公告)日：2016-02-16
申请号：US13206163
申请日：2011-08-09
申请人： Bernhard Egger , Dong-Hoon Yoo , Won-Sub Kim
发明人： Bernhard Egger , Dong-Hoon Yoo , Won-Sub Kim
IPC分类号： G06F12/00 , G06F9/30 , G06F13/00 , G06F13/28 , G06F9/50
CPC分类号： G06F9/3012 , G06F9/30098 , G06F9/30123 , G06F9/5077
摘要： A register file is provided. The register file includes a plurality of registers configured to form at least one register cluster, each of the registers being configured to have a virtual index defined for each cluster and a physical index defined for each register, and an index converting unit configured to convert the virtual index to the physical index.
摘要翻译：提供一个寄存器文件。寄存器文件包括多个寄存器，被配置为形成至少一个寄存器簇，每个寄存器被配置为具有为每个簇定义的虚拟索引和为每个寄存器定义的物理索引，以及索引转换单元，虚拟索引到物理索引。

3. 发明授权

US08555005B2 Memory managing apparatus and method using a pointer indicator bit to perform garbage collection 有权
标题翻译：使用指针指示符位执行垃圾回收的存储器管理装置和方法
公开(公告)号：US08555005B2
公开(公告)日：2013-10-08
申请号：US12917173
申请日：2010-11-01
申请人： Bernhard Egger , Tai-Song Jin , Dong-Hoon Yoo , Won-Sub Kim , Sun-Hwa Kim , Hee-Jin Ahn
发明人： Bernhard Egger , Tai-Song Jin , Dong-Hoon Yoo , Won-Sub Kim , Sun-Hwa Kim , Hee-Jin Ahn
IPC分类号： G06F12/00
CPC分类号： G06F12/0253
摘要： A memory managing apparatus and method are provided. The memory managing apparatus may determine, based on a pointer indicator bit, the target memory area on which garbage collection is to be performed, and may perform the garbage collection on the target memory area. The memory managing apparatus may generate the pointer indicator bit and store the generated pointer indicator bit in a pointer field.
摘要翻译：提供了一种存储器管理装置和方法。存储器管理装置可以基于指针指示符位来确定要在其上执行垃圾收集的目标存储器区域，并且可以在目标存储器区域上执行垃圾收集。存储器管理装置可以生成指针指示符位，并将生成的指针指示符位存储在指针字段中。

4. 发明申请

US20120089823A1 PROCESSING APPARATUS, COMPILING APPARATUS, AND DYNAMIC CONDITIONAL BRANCH PROCESSING METHOD 审中-公开
标题翻译：处理装置，编译装置和动态条件分支处理方法
公开(公告)号：US20120089823A1
公开(公告)日：2012-04-12
申请号：US13092829
申请日：2011-04-22
申请人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim
发明人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim
IPC分类号： G06F9/38
CPC分类号： G06F9/3844 , G06F9/30058 , G06F9/3846
摘要： A technology for reducing pipeline a control hazard is provided. A conditional branch is processed through a conditional branch prediction, and a predetermined conditional branch prediction, which is determined as incorrect, may be modified through a following test for the conditional branch prediction, thereby reducing the pipeline control hazard quickly without additional hardware.
摘要翻译：提供了一种减少管道控制危害的技术。通过条件分支预测处理条件分支，并且通过对条件分支预测的以下测试来修改被确定为不正确的预定条件分支预测，从而在没有附加硬件的情况下快速减少流水线控制危险。

5. 发明授权

US09164769B2 Analyzing data flow graph to detect data for copying from central register file to local register file used in different execution modes in reconfigurable processing array 有权
标题翻译：分析数据流图，以检测从可重构处理阵列中的不同执行模式中使用的中央寄存器文件到本地寄存器文件的复制数据
公开(公告)号：US09164769B2
公开(公告)日：2015-10-20
申请号：US12962741
申请日：2010-12-08
申请人： Won-Sub Kim , Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Jin-Seok Lee
发明人： Won-Sub Kim , Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Jin-Seok Lee
IPC分类号： G06F9/318 , G06F9/30 , G06F9/38
CPC分类号： G06F9/30189 , G06F9/3012 , G06F9/30141 , G06F9/3887 , G06F9/3889
摘要： A reconfigurable array is provided. The reconfigurable array includes a Very Long Instruction Word (VLIW) mode and a Coarse-Grained Array (CGA) mode. When the VLIW mode is converted to the CGA mode, instead of sharing a central register file between the VLIW mode and the CGA mode, live data to be used in the CGA mode is copied from the central register file to local register files.
摘要翻译：提供可重构阵列。可重配置阵列包括超长指令字（VLIW）模式和粗粒子阵列（CGA）模式。当VLIW模式转换为CGA模式时，不是在VLIW模式和CGA模式之间共享中央寄存器文件，而是将CGA模式中使用的实时数据从中央寄存器文件复制到本地寄存器文件。

6. 发明申请

US20120124351A1 APPARATUS AND METHOD FOR DYNAMICALLY DETERMINING EXECUTION MODE OF RECONFIGURABLE ARRAY 有权
标题翻译：用于动态确定可重配阵列执行模式的装置和方法
公开(公告)号：US20120124351A1
公开(公告)日：2012-05-17
申请号：US13217952
申请日：2011-08-25
申请人： Bernhard Egger , Dong-Hoon Yoo , Tai-Song Jin , Won-Sub Kim , Min-Wook Ahn , Jin-Seok Lee , Hee-Jin Ahn
发明人： Bernhard Egger , Dong-Hoon Yoo , Tai-Song Jin , Won-Sub Kim , Min-Wook Ahn , Jin-Seok Lee , Hee-Jin Ahn
IPC分类号： G06F9/38
CPC分类号： G06F15/7867 , G06F8/452 , G06F9/38 , G06F9/3853 , G06F9/3897 , G06F11/3409
摘要： An apparatus and method for dynamically determining the execution mode of a reconfigurable array are provided. Performance information of a loop may be obtained before and/or during the execution of the loop. The performance information may be used to determine whether to operate the apparatus in a very long instruction word (VLIW) mode or in a coarse grained array (CGA) mode.
摘要翻译：提供了用于动态地确定可重构阵列的执行模式的装置和方法。可以在循环执行之前和/或期间获得循环的性能信息。性能信息可用于确定是否以非常长的指令字（VLIW）模式或粗粒度阵列（CGA）模式操作装置。

7. 发明申请

US20110202749A1 INSTRUCTION COMPRESSING APPARATUS AND METHOD 有权
标题翻译：指示压缩装置和方法
公开(公告)号：US20110202749A1
公开(公告)日：2011-08-18
申请号：US12912533
申请日：2010-10-26
申请人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim , Jin-Seok Lee , Sun-Hwa Kim , Hee-Jin Ahn
发明人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim , Jin-Seok Lee , Sun-Hwa Kim , Hee-Jin Ahn
IPC分类号： G06F9/318
CPC分类号： G06F9/3822 , G06F9/30076 , G06F9/3017 , G06F9/3853
摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.
摘要翻译：提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。

8. 发明授权

US09304967B2 Reconfigurable processor using power gating, compiler and compiling method thereof 有权
标题翻译：使用电源门控，编译器和编译方法的可重构处理器
公开(公告)号：US09304967B2
公开(公告)日：2016-04-05
申请号：US13213333
申请日：2011-08-19
申请人： Sung-Joo Yoo , Yeon-Gon Cho , Bernhard Egger , Won-Sub Kim , Hee-Jin Ahn
发明人： Sung-Joo Yoo , Yeon-Gon Cho , Bernhard Egger , Won-Sub Kim , Hee-Jin Ahn
IPC分类号： G06F9/45 , G06F15/78 , G06F9/30 , G06F9/38 , G06F1/32
CPC分类号： G06F15/7867 , G06F1/3287 , G06F8/4432 , G06F8/447 , G06F9/30083 , G06F9/30189 , G06F9/3889 , Y02D10/171 , Y02D50/20
摘要： Provided is a reconfigurable processor that may process a first type of operation in first mode using a first group of functional units, and process a second type of operation in second mode using a second group of functional units. The reconfigurable processor may selectively supply power to either the first group or the second group, in response to a mode-switch signal or a mode-switch instruction.
摘要翻译：提供了一种可重构处理器，其可以使用第一组功能单元处理第一模式中的第一类型的操作，并且使用第二组功能单元处理第二模式中的第二类型的操作。可重新配置的处理器可以响应于模式切换信号或模式切换指令而选择性地向第一组或第二组提供电力。

9. 发明授权

US09286074B2 NOP instruction compressing apparatus and method in a VLIW machine 有权
标题翻译： NOI指令压缩装置和方法在VLIW机器中
公开(公告)号：US09286074B2
公开(公告)日：2016-03-15
申请号：US12912533
申请日：2010-10-26
申请人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim , Jin-Seok Lee , Sun-Hwa Kim , Hee-Jin Ahn
发明人： Tai-Song Jin , Dong-Hoon Yoo , Bernhard Egger , Won-Sub Kim , Jin-Seok Lee , Sun-Hwa Kim , Hee-Jin Ahn
IPC分类号： G06F9/318 , G06F9/38 , G06F9/30
CPC分类号： G06F9/3822 , G06F9/30076 , G06F9/3017 , G06F9/3853
摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.
摘要翻译：提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。

10. 发明授权

US08850170B2 Apparatus and method for dynamically determining execution mode of reconfigurable array 有权
标题翻译：动态确定可重构阵列执行模式的装置和方法
公开(公告)号：US08850170B2
公开(公告)日：2014-09-30
申请号：US13217952
申请日：2011-08-25
申请人： Bernhard Egger , Dong-Hoon Yoo , Tai-Song Jin , Won-Sub Kim , Min-Wook Ahn , Jin-Seok Lee , Hee-Jin Ahn
发明人： Bernhard Egger , Dong-Hoon Yoo , Tai-Song Jin , Won-Sub Kim , Min-Wook Ahn , Jin-Seok Lee , Hee-Jin Ahn
IPC分类号： G06F15/80 , G06F11/34 , G06F9/38 , G06F15/78
CPC分类号： G06F15/7867 , G06F8/452 , G06F9/38 , G06F9/3853 , G06F9/3897 , G06F11/3409
摘要： An apparatus and method for dynamically determining the execution mode of a reconfigurable array are provided. Performance information of a loop may be obtained before and/or during the execution of the loop. The performance information may be used to determine whether to operate the apparatus in a very long instruction word (VLIW) mode or in a coarse grained array (CGA) mode.
摘要翻译：提供了用于动态地确定可重构阵列的执行模式的装置和方法。可以在循环执行之前和/或期间获得循环的性能信息。性能信息可用于确定是否以非常长的指令字（VLIW）模式或粗粒度阵列（CGA）模式操作装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式