专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015012296A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2015012296A
公开(公告)日：2015-01-19
申请号：JP2014130374
申请日：2014-06-25
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： KIM TAEKYUNG , SETSU KOSHU , BACK HYUNCHUL , LIM JINSOO , CHO SEONG-SOON
IPC分类号： H01L21/8247 , H01L21/336 , H01L21/8246 , H01L27/105 , H01L27/115 , H01L29/788 , H01L29/792 , H01L45/00 , H01L49/00
CPC分类号： H01L27/11578 , H01L27/0688 , H01L27/11519 , H01L27/11556 , H01L27/11582 , H01L27/11597 , H01L27/2409 , H01L27/2454 , H01L27/249 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L45/04 , H01L45/06 , H01L45/10 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148
摘要：【課題】電気的特性の信頼性を向上する半導体装置を提供する。【解決手段】半導体装置のメモリブロックには、基板110上にバッファ誘電膜121を介して第1水平電極G1、第2水平電極G2、第3水平電極G3、第4水平電極G4、第5水平電極G5、第6水平電極G6、及び、第7水平電極G7を有する複数のゲート部Gが設けられている。複数のゲート部Gには、第1水平電極G1から第7水平電極G7を貫通し各水平電極が形成される方向である第1方向D1に垂直に交わる方向である第3方向D3に延びるよう複数の貫通部材PLが互い違いに形成されている。各水平電極の第3方向D3の厚みは、隣り合う貫通部材PLの間隔より大きい。これにより、各水平電極の内部に形成される空洞を小さくし、水平電極の抵抗の増加を防止することができる。【選択図】図3
摘要翻译：要解决的问题：提供一种提高电特性可靠性的半导体器件。解决方案：在半导体器件的存储器块中，通过缓冲电介质膜121在衬底110上设置多个栅极部分G ，其包含第一水平电极G1，第二水平电极G2，第三水平电极G3，第四水平电极G4，第五水平电极G5，第六水平电极G6和第七水平电极G7。在多个栅极部分G上，交替地形成多个贯穿部件PL，以便从第一水平电极G1至第七水平电极G7贯通，沿与第一方向D1垂直的第三方向D3延伸，其中形成水平电极。每个水平电极在第三方向D3上的厚度大于相邻穿通构件PL之间的间隔。因此，在水平电极内部形成的腔较小，能够防止水平电极的电阻的增加。

2. 发明专利

JP2015050466A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2015050466A
公开(公告)日：2015-03-16
申请号：JP2014178070
申请日：2014-09-02
申请人：三星電子株式会社Samsung Electronics Co.,Ltd. , Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： KIM TAEKYUNG , SETSU KOSHU , CHO SEONG-SOON , HOE SONG-HWE , KANG JINTAE
IPC分类号： H01L21/8247 , H01L21/336 , H01L27/105 , H01L27/115 , H01L29/788 , H01L29/792 , H01L45/00 , H01L49/00
CPC分类号： H01L27/1157 , H01L27/11519 , H01L27/11582 , H01L29/7926
摘要：【課題】メモリセルに格納されたデータの安定度を向上する半導体装置を提供する。【解決手段】半導体装置のメモリブロックが有する情報格納部130は、貫通部材PLに隣接するトンネル絶縁膜132、第1ワードラインから第8ワードラインのそれぞれを覆うよう形成されるブロッキング絶縁膜134、及び、トンネル絶縁膜132とブロッキング絶縁膜134との間に形成される電荷格納膜133を有する。第4ワードラインWL4は、厚さLgが第4ワードラインWL4と第3ワードラインWL3との間に形成されているゲート間誘電膜150の厚さLsより大きくなるよう形成されている。これにより、ワードラインの電気的特性の均一性を向上し、貫通部材PLとワードラインとが交差する部位に形成されるメモリセルに格納されたデータの安定度を向上することができる。【選択図】図4C
摘要翻译：要解决的问题：提供一种其中存储在存储单元中的数据的稳定性得到改善的半导体器件。解决方案：半导体器件的存储块的信息存储单元130包括隧道绝缘膜132，其邻接穿透构件PL 分别形成为从第一字线覆盖到第八字线的阻挡绝缘膜134以及形成在隧道绝缘膜132和阻挡绝缘膜134之间的电荷存储膜133.第四字线WL4形成为使得厚度Lg大于形成在第四字线WL4和第三字线WL3之间的栅极间电介质膜150的厚度Ls。因此，提高了字线的电特性的均匀性，并且提高了存储在形成在穿透构件PL和字线之间的交叉部分的部分的存储单元中的数据的稳定性。

3. 发明专利

JP2011211200A Three-dimensional semiconductor device 有权
标题翻译：三维半导体器件
公开(公告)号：JP2011211200A
公开(公告)日：2011-10-20
申请号：JP2011071053
申请日：2011-03-28
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SETSU KOSHU , HWANG KI-HYUN , CHOI HANMEI , PARK CHAN-JIN , HUR SUNG-HOI
IPC分类号： H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L29/42348 , H01L21/32137 , H01L27/0688 , H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L27/11582 , H01L29/511 , H01L29/517 , H01L29/792 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a three-dimensional semiconductor device which increases a thickness of a conductive pattern arranged three-dimensionally and thereby can decrease its resistance.SOLUTION: The device includes a horizontal structure laminated on a substrate in order and a vertical structure crossing the horizontal structure vertically. Each of the horizontal structure contains a second pattern which covers a conductive line parallel to the substrate and one side wall of the conductive line adjacent to the vertical structure. Moreover, each of the vertical structure contains a first pattern which covers the semiconductor column and at least one side wall of the semiconductor column adjacent to the horizontal structure. The device includes an electrode structure containing an electrode laminated on the substrate in order, a semiconductor pattern passing through the electrode structure vertically, and a memory element which has the first and second patterns and is interposed between the semiconductor pattern and electrode structure. The first pattern is extended vertically to cross a plurality of electrodes, and the second pattern is extended horizontally to cross a plurality of semiconductor patterns.
摘要翻译：要解决的问题：提供三维半导体器件，其增加三维布置的导电图案的厚度，从而可以降低其电阻。解决方案：该器件依次层叠在基板上并具有垂直结构横向横向结构。每个水平结构包含第二图案，其覆盖平行于基板的导电线和与垂直结构相邻的导线的一个侧壁。此外，每个垂直结构都包含覆盖半导体柱的第一图案和与水平结构相邻的半导体柱的至少一个侧壁。该装置包括依次层叠在基板上的电极，垂直地贯穿电极结构的半导体图形的电极结构以及具有第一图案和第二图案并位于半导体图案和电极结构之间的存储元件。第一图案垂直延伸以跨越多个电极，并且第二图案水平延伸以跨越多个半导体图案。

4. 发明专利

JP2011023103A Three-dimensional memory device and programming method thereof 有权
标题翻译：三维存储器件及其编程方法
公开(公告)号：JP2011023103A
公开(公告)日：2011-02-03
申请号：JP2010163109
申请日：2010-07-20
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SETSU KOSHU
IPC分类号： G11C16/02 , G11C16/04 , H01L21/8247 , H01L27/10 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/10 , G11C16/0483 , H01L27/11551 , H01L27/11556 , H01L27/11578
摘要： PROBLEM TO BE SOLVED: To provide a three-dimensional memory device for increasing degree of integration and effectively reducing a program disturbance problem; and to provide a programming method thereof. SOLUTION: The three-dimensional memory device includes: a memory cell array in which a plurality of word line planes are stacked; a write-read circuit that programs memory cells of at least two or more pages, which are provided on the selected word line plane at the same time; and a control circuit that controls a program operation of the write-read circuit. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供一种用于增加集成度并有效减少程序干扰问题的三维存储装置; 并提供其编程方法。解决方案：三维存储器件包括：堆叠多个字线平面的存储单元阵列; 写入读取电路，其对同时设置在所选择的字线平面上的至少两页以上的存储单元进行编程; 以及控制写入电路的编程动作的控制电路。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JP2009032386A Non-volatile memory cell programming method 审中-公开
标题翻译：非易失性记忆体编程方法
公开(公告)号：JP2009032386A
公开(公告)日：2009-02-12
申请号：JP2008164829
申请日：2008-06-24
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： PARK SANG-JIN , SETSU KOSHU
IPC分类号： G11C16/02 , G11C16/04 , G11C16/06
CPC分类号： G11C16/10
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile memory cell programming method. SOLUTION: This memory cell programming method includes a first programming step, a second programming step and a stabilization step. In the first programming step, a first bit of the 2-bit data is programmed in the memory cell by applying a first programming voltage to the memory cell. In the second programming step, a second bit of the 2-bit data is programmed in the memory cell by applying a second programming voltage to the memory cell. In the stabilization step, a stabilization voltage having an electric field opposite to electric fields formed by the first and second programming voltages is applied to the memory cell after the programming step corresponding to the programming voltage of higher level out of the first programming voltage and second programming voltage. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种非易失性存储单元编程方法。该存储单元编程方法包括第一编程步骤，第二编程步骤和稳定步骤。在第一编程步骤中，通过向存储器单元施加第一编程电压，将2位数据的第一位编程在存储单元中。在第二编程步骤中，通过向存储单元施加第二编程电压，将2位数据的第二位编程在存储单元中。在稳定步骤中，在与第一编程电压之外的较高电平的编程电压相对应的编程步骤之后，将具有与由第一编程电压和第二编程电压形成的电场相反的电场的稳定电压施加到存储器单元，编程电压。版权所有（C）2009，JPO＆INPIT

6. 发明专利

JP2008103699A Semiconductor memory element with recess-type control gate electrode 审中-公开
标题翻译：带记忆型控制门电极的半导体存储元件
公开(公告)号：JP2008103699A
公开(公告)日：2008-05-01
申请号：JP2007240921
申请日：2007-09-18
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： PARK SANG-JIN , SETSU KOSHU , PARK YOON-DONG , SHIN SANG-MIN , HWANG IN-JUN , CHOI SANG-MOO , PARK JU-HEE
IPC分类号： H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L29/42324 , G11C16/0408 , H01L21/28273 , H01L21/28282 , H01L29/42336 , H01L29/4234 , H01L29/42352 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/792
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory element with a recess-type control gate electrode. SOLUTION: The semiconductor memory element is provided with a semiconductor substrate; at least one control gate electrode formed to be recessed in the semiconductor substrate; at least one layer storage node film interposed between the side wall of at least one control gate electrode and the semiconductor substrate; at least one layer tunneling insulating film interposed between at least one layer storage node film and the semiconductor substrate; at least one layer blocking insulating film interposed between at least one layer storage node film and at least one control gate electrode; and first and second channel regions formed so as to separated from each other near the surface of the semiconductor substrate below at least one layer tunneling insulating film so as to surround the side wall of at least one control gate electrode. The dielectric constant of at least one layer blocking insulating film is larger than the dielectric constant of at least one layer tunneling insulating film. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供具有凹陷型控制栅电极的半导体存储元件。解决方案：半导体存储元件设置有半导体衬底; 形成为凹入所述半导体衬底中的至少一个控制栅电极; 至少一层存储节点膜插入在至少一个控制栅电极的侧壁和半导体衬底之间; 介于至少一层存储节点膜和所述半导体衬底之间的至少一层隧道绝缘膜; 至少一层阻挡绝缘膜插入在至少一层存储节点膜和至少一个控制栅电极之间; 以及第一和第二沟道区，其形成为在至少一层隧穿绝缘膜下方的半导体衬底的表面附近分开，以便包围至少一个控制栅极的侧壁。至少一层阻挡绝缘膜的介电常数大于至少一层隧道绝缘膜的介电常数。版权所有（C）2008，JPO＆INPIT

7. 发明专利

JP2007073969A Charge trap type memory device and method of manufacturing the same 审中-公开
标题翻译：充电陷阱型存储器件及其制造方法
公开(公告)号：JP2007073969A
公开(公告)日：2007-03-22
申请号：JP2006242853
申请日：2006-09-07
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SETSU KOSHU , JUN SHIN AE , JANG EUN JOO , LIM JUNG-EUN , CHO KYUNG-SANG , KIM BYUNG-KI , LEE JAE-HO , CHOI JAE YEONG
IPC分类号： H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/0466 , B82Y10/00 , G11C2216/06 , H01L21/28273 , H01L29/42332 , H01L29/7881 , Y10S438/962
摘要： PROBLEM TO BE SOLVED: To provide a charge trap type memory device using the complex of a nano particle and the method of manufacturing the same.
SOLUTION: There are provided a charge trap type memory device comprising a substrate and a gate structure having a charge trap layer formed of the complex of a nano particle on the substrate, and the method of manufacturing the same. Since the nano particle of good charge trap nature exists between insulating nano particles, a phenomenon is not caused in which metal nano particles mutually gather and which became a problem in the case of the formation of a memory by use of the existing nano particle of good charge trap nature. Further, excellent retention property can be possessed by allowing the nano particle of good charge trap nature to comprise the charge trap layer comprising the complex of the insulating nano particle.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种使用纳米颗粒的复合物的电荷陷阱型存储装置及其制造方法。解决方案：提供一种电荷陷阱型存储器件及其制造方法，该存储器件包括基板和具有由基板上的纳米颗粒的复合体形成的电荷陷阱层的栅极结构。由于在绝缘纳米粒子之间存在良好的电荷陷阱性质的纳米粒子，所以不会引起金属纳米粒子相互聚集的现象，并且在通过使用现有的良好的纳米粒子形成记忆的情况下成为问题电荷陷阱性质。此外，通过使具有良好的电荷陷阱性质的纳米颗粒包含包含绝缘纳米颗粒的复合物的电荷陷阱层，可以具有优异的保留性。版权所有（C）2007，JPO＆INPIT

8. 发明专利

JP2010187000A Vertical nand channel, nonvolatile memory device including same, and vertical nand memory device 有权
标题翻译：垂直NAND通道，包括它们的非易失性存储器件和垂直NAND存储器件
公开(公告)号：JP2010187000A
公开(公告)日：2010-08-26
申请号：JP2010028193
申请日：2010-02-10
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SETSU KOSHU , KIM SUK-PIL , PARK YOON-DONG
IPC分类号： H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L27/11565 , G11C16/0408 , H01L23/5226 , H01L23/528 , H01L27/11519 , H01L27/11524 , H01L27/11551 , H01L27/11556 , H01L27/1157 , H01L27/11582
摘要： PROBLEM TO BE SOLVED: To provide a highly-integrated vertical NAND channel having a high operation speed, a nonvolatile memory device including the same, and a vertical NAND memory device. SOLUTION: This nonvolatile memory device includes a plurality of immediately adjacent offset vertical NAND channels that are electrically coupled to a single upper selection gate line or to a single lower selection gate line. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供具有高操作速度的高度集成的垂直NAND通道，包括该垂直NAND通道的非易失性存储器件和垂直NAND存储器件。解决方案：该非易失性存储器件包括电耦合到单个上部选择栅极线或单个下部选择栅极线的多个紧邻的偏移垂直NAND通道。版权所有（C）2010，JPO＆INPIT

9. 发明专利

JP2010028120A Electric lamp-type condensing solar cell module 审中-公开
标题翻译：电灯型冷凝太阳能电池模块
公开(公告)号：JP2010028120A
公开(公告)日：2010-02-04
申请号：JP2009169395
申请日：2009-07-17
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： SETSU KOSHU , PARK YOON-DONG , KIM DEOK-KEE , KIM WON-JOO , JIN YOUNG-GU , LEE SEUNG-HOON , KIM SUK-PIL
IPC分类号： H01L31/042 , H01L31/04
CPC分类号： H01L35/32 , H01L31/0547 , H02S10/10 , Y02E10/52
摘要： PROBLEM TO BE SOLVED: To provide an electric lamp-type condensing solar cell module. SOLUTION: The electric lamp-type condensing solar cell module includes a reflecting mirror section being formed in a recessed shape, receiving solar rays and reflecting solar rays on the inside and forming a first hole to the bottom of the reflecting mirror section, a solar cell receiving a light from the reflecting mirror section and generating an electrical energy and a socket fixed to the reflecting mirror section in the lower section of the first hole. The solar cell module further includes an output adjusting section being connected to the solar cell in the socket and producing a power. The solar cell is arranged to the upper section of the first hole, and irradiated directly with the light reflected by the reflecting mirror section. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种电灯型聚光太阳能电池组件。解决方案：电灯型聚光太阳能电池模块包括形成为凹陷形状的反射镜部分，其接收太阳光并将内部的太阳光线反射并在反射镜部分的底部形成第一孔，太阳能电池，其从反射镜部分接收光并产生电能，并且固定到第一孔的下部中的反射镜部分的插座。太阳能电池模块还包括输出调节部分，其连接到插座中的太阳能电池并产生电力。太阳能电池被布置在第一孔的上部，并且被反射镜部反射的光直接照射。版权所有（C）2010，JPO＆INPIT

10. 发明专利

JP2009059462A Method of programming nonvolatile memory device 审中-公开
标题翻译：编程非易失性存储器件的方法
公开(公告)号：JP2009059462A
公开(公告)日：2009-03-19
申请号：JP2008215720
申请日：2008-08-25
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： PARK SANG-JIN , SETSU KOSHU , SUNG JUNG-HUN
IPC分类号： G11C16/02 , G11C16/04 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C16/0483 , G11C16/10 , G11C16/3454
摘要： PROBLEM TO BE SOLVED: To provide a method of programming a nonvolatile memory device. SOLUTION: The method of programming the nonvolatile memory device includes: (A) a first programming step to apply a program voltage to a memory cell, and next, to verify the memory cell using a first verification voltage; (B) a step to apply a perturbation pulse for promoting stabilization of electric charges to the memory cell passed through the verification using the first verification voltage; and (C) a step to verify the memory cell using a second verification voltage higher than the first verification voltage after the perturbation pulse is applied. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种非易失性存储器件的编程方法。解决方案：非易失性存储器件的编程方法包括：（A）第一编程步骤，将程序电压施加到存储单元，接下来，使用第一验证电压来验证存储单元; （B）施加扰动脉冲以促进通过使用第一验证电压通过验证的存储器单元的电荷稳定的步骤; 以及（C）在施加扰动脉冲之后，使用高于第一验证电压的第二验证电压来验证存储单元的步骤。版权所有（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式