专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012016781A1 SPEICHERKONTROLLELEMENT UND ZUGEHÖRIGES KONFIGURATIONSVERFAHREN 审中-公开
标题翻译：存储器控制元件和相关的配置程序
公开(公告)号：WO2012016781A1
公开(公告)日：2012-02-09
申请号：PCT/EP2011/061457
申请日：2011-07-07
申请人： SIEMENS AG ÖSTERREICH , EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F11/10
CPC分类号： G06F11/106 , G06F11/0796
摘要： Die Erfindung betrifft ein Speicherkontrollelement (MC), welches auf einer ersten Seite (1) zumindest eine Nutzerschnittstelle (UP1,..., UPn) mit zugehöriger Ansteuerungsschaltung (UA1,..., UAn) und auf einer zweiten Seite (2) eine Schnittstelle (MPH) mit Protokollhandhabung zur Anbindung eines Speicherelements (S) aufweist. Weiters umfasst das Speicherkontrollelement (MC) eine digitale Schaltung (AR) für eine Zuteilung von Zugriffsressourcen, einen sogenannten Arbiter. Bei dem Speicherelement (MC) ist ausserdem zusätzlich einen Sicherheitsschnittstelle (SP) sowie eine zugehörige Überprüfungsschaltung (SA) vorgesehen, welche dazu eingerichtet ist, Daten auf Verfälschungen und Fehler zu überprüfen und bei einem Überschreiten einstellbarer Fehlerschwellen einen Systemwechsel in einen sicheren Zustand zu veranlassen. Weiters betrifft die Erfindung ein Verfahren zur Konfiguration des erfindungsgemässen Speicherkontrollelements (MC), bei welchem eine Zeitdauer der Überprüfung der Daten entweder als Sollwert in der Sicherheitsschnittstelle (SP) und der zugehörigen Überprüfungsschaltung (SA) eingestellt oder aus Abschätzungen eines Applikationsverhalten bzw. auf Basis von empirischen Tests abgeleitet werden. Aus der vorgegebenen oder abgeleiteten Zeitdauer wird dann eine geeignete Arbiter-Priortät für die Sicherheitsschnittstelle (SP) und die zugehörige Überprüfungsschaltung (SA) ermittelt wird.
摘要翻译：本发明涉及一种存储控制元件（MC），其在第一侧面上（1）至少一个用户界面（UP1，...，UPN）与相关联的驱动电路（UA1，...，UAN）和在第二侧（2）包括具有用于存储元件（S）的连接处理协议接口（MPH）。此外，存储控制元件（MC）包括用于接入资源，一个所谓的判优器的分配的数字电路（AR）。在存储元件（MC）还包括安全接口（SP），并且适于以检查失真和误差数据，并且当它超过可调节的误差阈值，以使系统中的安全状态的改变的相关联的检查电路（SA）被附加地设置。此外，本发明涉及一种方法，用于本发明的存储器控制元件（MC），其中所述数据作为无论是在安全接口（SP）的目标值和相关联的检查电路（SA）的检查的持续时间被设定或估计的应用程序的行为或基于对配置经验性测试而得。适当的仲裁器Priortät为安全接口（SP）和相关联的检查电路（SA）然后，从给定的或导出的时间周期来确定。

2. 发明申请

WO2003027696A3 ELEKTRONISCHER BAUSTEIN UND VERFAHREN ZU DESSEN QUALIFIZIERUNGSMESSUNG 审中-公开
公开(公告)号：WO2003027696A3
公开(公告)日：2003-04-03
申请号：PCT/EP2002/009689
申请日：2002-08-30
申请人： SIEMENS AKTIENGESELLSCHAFT , KRAUSE, Karlheinz , GHAMESHLU, Majid , EPPENSTEINER, Friedrich
发明人： KRAUSE, Karlheinz , GHAMESHLU, Majid , EPPENSTEINER, Friedrich
IPC分类号： G01R31/3185
摘要： Um bei einem Elektronischer Baustein (1) mit integrierter Halbleiterschaltung, die einen Core (2) mit funktionalen Flip-Flops aufweist, wobei ein Teil der funktionalen Flip-Flops als Eingangs-FFs (7) mit Eingangspins (3) des Bausteins (1) verbunden sind, und wobei ein Teil der funktionalen Flip-Flops als Ausgangs-FFs (8) mit Ausgangspins (6) des Bausteins (1) verbunden sind, effiziente, kostengünstige und schnell durchgeführte ASIC Qualifikationsmethoden vorzusehen, die gleichzeitig den immer komplexer werdenden integrierten Schaltungen und den immer kürzer werdenden Technologiesprüngen Rechnung tragen, sieht die vorliegende Erfindung ein Verfahren und eine Vorrichtung vor, bei dem die Eingangs-FFs (7) und die Ausgangs-FFs (8) während einer Qualifizierungsmessung des Bausteins (1) zu einem Schieberegister zusammenschaltbar sind.

3. 发明申请

WO2003027696A2 ELEKTRONISCHER BAUSTEIN UND VERFAHREN ZU DESSEN QUALIFIZIERUNGSMESSUNG 审中-公开
标题翻译：电子模块与资质测定处理中
公开(公告)号：WO2003027696A2
公开(公告)日：2003-04-03
申请号：PCT/EP2002/009689
申请日：2002-08-30
申请人： SIEMENS AKTIENGESELLSCHAFT , KRAUSE, Karlheinz , GHAMESHLU, Majid , EPPENSTEINER, Friedrich
发明人： KRAUSE, Karlheinz , GHAMESHLU, Majid , EPPENSTEINER, Friedrich
IPC分类号： G01R31/3185
CPC分类号： G01R31/31858
摘要： Um bei einem Elektronischer Baustein (1) mit integrierter Halbleiterschaltung, die einen Core (2) mit funktionalen Flip-Flops aufweist, wobei ein Teil der funktionalen Flip-Flops als Eingangs-FFs (7) mit Eingangspins (3) des Bausteins (1) verbunden sind, und wobei ein Teil der funktionalen Flip-Flops als Ausgangs-FFs (8) mit Ausgangspins (6) des Bausteins (1) verbunden sind, effiziente, kostengünstige und schnell durchgeführte ASIC Qualifikationsmethoden vorzusehen, die gleichzeitig den immer komplexer werdenden integrierten Schaltungen und den immer kürzer werdenden Technologiesprüngen Rechnung tragen, sieht die vorliegende Erfindung ein Verfahren und eine Vorrichtung vor, bei dem die Eingangs-FFs (7) und die Ausgangs-FFs (8) während einer Qualifizierungsmessung des Bausteins (1) zu einem Schieberegister zusammenschaltbar sind.
摘要翻译：为了用于电子模块（1），其具有集成的半导体电路，其包括一个芯（2）与功能的触发器，其中所述功能的触发器的一部分被连接作为输入的FF（7）输入引脚的块（3）（1）被连接，并且其中所述功能触发器的一部分被连接作为输出FFS（8）输出引脚（6）（1）被连接到提供高效率，低成本且迅速地进行ASIC资格方法，其同时日益复杂的集成电路块的和考虑到越来越短技术的跳跃，本发明提供了一种方法和设备之前，其中，所述块（1）的条件测量到一个移位寄存器期间输入FFS（7）和输出FFS（8）可以连接在一起，

4. 发明申请

WO2003038617A3 ELEKTRONISCHER BAUSTEIN MIT AUSGANGSBUFFERSTEUERUNG 审中-公开
公开(公告)号：WO2003038617A3
公开(公告)日：2003-05-08
申请号：PCT/EP2002/012029
申请日：2002-10-28
申请人： SIEMENS AKTIENGESELLSCHAFT , GHAMESHLU, Majid , KRAUSE, Karlheinz , TAUCHER, Herbert
发明人： GHAMESHLU, Majid , KRAUSE, Karlheinz , TAUCHER, Herbert
IPC分类号： G01R31/3185
摘要： Um bei einem elektronischen Baustein (1) mit einer integrierten Schaltung (2), die Ausgangs-FFs (15) aufweist, deren Ausgabedaten im Normalmodus des Bausteins (1) an jeweils einem Ausgangsbuffer (16) des Bausteins (1) weitergegeben werden, die durch ein Steuersignal gesteuert werden, wobei das Steuersignal im Normalmodus von einem dem Ausgangsbuffer (16) zugeordneten Ausgabe-Enable-FF (18) und in einem Scanmodus des Bausteins von den Scan-Enable-Zellen (25) geliefert wird, eine Optimierung des Timings im Normalmodus ohne Nachteile oder Einschränkungen für den Scanmodus vorzusehen, sieht die vorliegende Erfindung eine Vorrichtung vor bei dem im Scanmodus eine Scan-Enable-Zelle (25) mindestens zwei Ausgangsbuffer (16) steuert.

5. 发明申请

WO2003038617A2 ELEKTRONISCHER BAUSTEIN MIT AUSGANGSBUFFERSTEUERUNG 审中-公开
标题翻译：电子元件与舷外控制
公开(公告)号：WO2003038617A2
公开(公告)日：2003-05-08
申请号：PCT/EP2002/012029
申请日：2002-10-28
申请人： SIEMENS AKTIENGESELLSCHAFT , GHAMESHLU, Majid , KRAUSE, Karlheinz , TAUCHER, Herbert
发明人： GHAMESHLU, Majid , KRAUSE, Karlheinz , TAUCHER, Herbert
IPC分类号： G06F11/00
CPC分类号： G01R31/318572
摘要： Um bei einem elektronischen Baustein (1) mit einer integrierten Schaltung (2), die Ausgangs-FFs (15) aufweist, deren Ausgabedaten im Normalmodus des Bausteins (1) an jeweils einem Ausgangsbuffer (16) des Bausteins (1) weitergegeben werden, die durch ein Steuersignal gesteuert werden, wobei das Steuersignal im Normalmodus von einem dem Ausgangsbuffer (16) zugeordneten Ausgabe-Enable-FF (18) und in einem Scanmodus des Bausteins von den Scan-Enable-Zellen (25) geliefert wird, eine Optimierung des Timings im Normalmodus ohne Nachteile oder Einschränkungen für den Scanmodus vorzusehen, sieht die vorliegende Erfindung eine Vorrichtung vor bei dem im Scanmodus eine Scan-Enable-Zelle (25) mindestens zwei Ausgangsbuffer (16) steuert.
摘要翻译：
为了，电子模块（1）具有集成电路（2）中，输出的FF（15），输出数据在该块（1）的正常模式下的相应的输出缓冲器（16）模块（1）被传递，这是通过一个控制信号，来控制，其中，从相关联的输出缓冲器在正常模式下的控制信号（16）输出使能FF（18）并且在该块的扫描模式（从扫描启用细胞25 ），为了优化正常模式下的定时而没有对扫描模式的缺点或限制，本发明提供了一种装置，其中扫描启动单元（25）以扫描模式控制至少两个输出缓冲器（16）

6. 发明申请

WO2003041118A3 VERFAHREN ZUR STEUERUNG EINES AUSGANGS EINES INTEGRIERTEN SCHALTKREISES WÄHREND DES EINSCHALTENS UND INTEGRIERTER SCHALTKREIS ZUR DURCHFÜHRUNG DES VERFAHRENS 审中-公开
公开(公告)号：WO2003041118A3
公开(公告)日：2003-05-15
申请号：PCT/EP2002/012293
申请日：2002-11-04
申请人： SIEMENS AKTIENGESELLSCHAFT , GHAMESHLU, Majid , KRAUSE, Karlheinz
发明人： GHAMESHLU, Majid , KRAUSE, Karlheinz
IPC分类号： H03K17/22
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Steuerung eines Ausgangs eines integrierten Schaltkreises während des Einschaltens und integrierter Schaltkreis zur Durchführung des Verfahrens. Bei dem erfindungsgemäßen Verfahren ist vorgesehen, dass der Ausgang bis zum Erreichen eines definierten Betriebszustands des integrierten Schaltkreises auf ein definiertes Potential gelegt wird. Bei dem erfindungsgemäßen integrierten Schaltkreis ist vorgesehen, dass eine Power-on-Initialisation vorhanden ist, die nach Anliegen des Power-on-Signals an der Power-on-Signalleitung den mindestens einen Ausgang für einen bestimmten Zeitraum auf ein definiertes Potential legen kann.

7. 发明申请

WO2003041118A2 VERFAHREN ZUR STEUERUNG EINES AUSGANGS EINES INTEGRIERTEN SCHALTKREISES WÄHREND DES EINSCHALTENS UND INTEGRIERTER SCHALTKREIS ZUR DURCHFÜHRUNG DES VERFAHRENS 审中-公开
标题翻译：方法用于实现过程中的功率和集成电路上期间控制集成电路的产量
公开(公告)号：WO2003041118A2
公开(公告)日：2003-05-15
申请号：PCT/EP2002/012293
申请日：2002-11-04
申请人： SIEMENS AKTIENGESELLSCHAFT , GHAMESHLU, Majid , KRAUSE, Karlheinz
发明人： GHAMESHLU, Majid , KRAUSE, Karlheinz
IPC分类号： H01L
CPC分类号： H03K17/22 , G06F1/24
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Steuerung eines Ausgangs eines integrierten Schaltkreises während des Einschaltens und integrierter Schaltkreis zur Durchführung des Verfahrens.Bei dem erfindungsgemäßen Verfahren ist vorgesehen, dass der Ausgang bis zum Erreichen eines definierten Betriebszustands des integrierten Schaltkreises auf ein definiertes Potential gelegt wird.Bei dem erfindungsgemäßen integrierten Schaltkreis ist vorgesehen, dass eine Power-on-Initialisation vorhanden ist, die nach Anliegen des Power-on-Signals an der Power-on-Signalleitung den mindestens einen Ausgang für einen bestimmten Zeitraum auf ein definiertes Potential legen kann.
摘要翻译：本发明涉及一种方法，用于激活期间集成电路输出的控制，以及用于实施所述方法的集成电路。在没有输出被保持在特定的电势，直到集成电路的特定操作状态实现了本发明的特征在于。根据本发明的集成电路的特征在于，这样做是包括上电初始化装置，在电源接通信号的电源接通信号线，可以在特定电位的时间的特定时间段设定在至少一个特定的输出建立之后，

8. 发明申请

WO2003027697A3 ELEKTRONISCHER BAUSTEIN 审中-公开
公开(公告)号：WO2003027697A3
公开(公告)日：2003-04-03
申请号：PCT/EP2002/009690
申请日：2002-08-30
申请人： SIEMENS AKTIENGESELLSCHAFT , GHAMESHLU, Majid , KRAUSE, Karlheinz
发明人： GHAMESHLU, Majid , KRAUSE, Karlheinz
IPC分类号： G01R31/3185
摘要： Um bei einem elektronischen Baustein (10) mit einer integrierten Schaltung, die einen Core mit funktionalen Flip-Flops aufweist, wobei ein Teil der funktionalen Flip-Flops als Input-FFs (18) mit Eingangspins (19) des Bausteins (10) und ein Teil der funktionalen Flip-Flops als Output-FFs (23) mit Ausgangspins (27) des Bausteins (10) verbunden sind, hohe Timing-Anforderungen zu erfüllen, dabei jedoch nicht die Timing- und Logik-Verifikation zu erschweren, werden die Input-FFs (18) und die Output-FFs (23) so angeordnet, daß sie jeweils mindestens einen Eingabeblock (11) und einen Ausgabeblock (13) mit eigenen Taktdomänen, die sich von der Taktdomäne des Restcores (12) unterscheiden, bilden.

9. 发明申请

WO2015078809A1 VERFAHREN FÜR EINEN SICHEREN HOCHFAHRABLAUF EINES ELEKTRONISCHEN SYSTEMS 审中-公开
标题翻译：程序安全驾驶高流量的电子系统
公开(公告)号：WO2015078809A1
公开(公告)日：2015-06-04
申请号：PCT/EP2014/075393
申请日：2014-11-24
申请人： SIEMENS AG ÖSTERREICH
发明人： GHAMESHLU, Majid , MATSCHNIG, Martin , TAUCHER, Herbert
IPC分类号： G06F9/44 , G06F21/57 , G06F21/55 , G06F21/85
CPC分类号： G06F9/4401 , G06F21/554 , G06F21/575 , G06F21/85
摘要： Die Erfindung betrifft ein Verfahren für einen sicheren Hochfahrablauf eines elektronischen Systems (S), welches zumindest aus einer Mastereinheit (M1, M2 bis Mn), einem Bussystem (BS), einem Arbeitsspeicher (AS), einem internen Speicher (iS), zumindest einer Schnittstelle (IF1, IF2) sowie Slave-Einheiten (S1 bis Sn) besteht. Der Hochfahrablauf des elektronischen Systems erfolgt dabei in mehreren Stufen durchgeführt (2), wobei Hochlaufprogramme aus dem internen Speicher (iS), einem ersten, externen Speicher (eS) und dann aus einem zweiten externen Speicher (eMS) eine Anwendung in den Arbeitsspeicher (AS) geladen werden. An die zumindest einen Mastereinheit (M1, M2 bis Mn) wird einen Busüberwachungseinheit (BE1, BE2 bis BEn) angeschlossen (1). Von dieser Busüberwachungseinheit (BE1, BE2 bis BEn) werden Zugriffsdaten während des Hochfahrablaufs überwacht und an eine Signaturbildungseinheit (SB) weitergeleitet (2). Dann wird über diese Zugriffsdaten eine Ist-Signatur ermittelt (2). Von der in der dritten Stufe des Hochfahrablaufs geladenen Anwendung wird eine Soll-Signatur in eine Registereinheit (RE) geschrieben (3) und die von der Signaturbildungseinheit (SB) ermittelte Ist-Signatur mit der Soll-Signatur verglichen (4). Das erfindungsgemäße Verfahren stellt auf einfache Weise einen sicheren Hochfahrablauf dar, durch welchen nicht ohne detaillierte Kenntnisse der Hardware des elektronischen Systems (S) manipuliert werden kann und eine zweckentfremdete Nutzung des elektronischen Systems (S) verhindert wird.
摘要翻译：本发明涉及一种用于电子系统（S），包括至少一个主单元（M1，M2与Mn），总线系统（BS），工作存储器（AS），内部存储器（IS），至少一个的安全启动序列的方法接口（IF1，IF2）和子机（S1到Sn）的。执行在几个阶段中实现的电子系统的启动顺序（2），所述从内部存储器（IS），第一外部存储（ES），然后从第二外部存储（EMS），应用到工作存储器的启动程序（AS ）被加载。总线监视单元（BE1，BE2给Ben）连接（1）到所述至少一个主单元（M1，M2与Mn）。在启动过程中从该总线监视部（BE1，BE2到BEN）存取数据要被监视和转发的签名生成部（SB）（2）。它然后经由这些访问数据，实际的签名（2）决定。在寄存器单元使用目标签名在启动过程中的第三阶段的充电（RE）被写入（3），并通过签名生成单元（SB）与基准签名进行比较确定的实际签名（4）。本发明的方法很容易地安全引导序列，可以通过其中没有防止了电子系统（S）和不当使用的电子系统（S）的的硬件的详细知识操纵。

10. 发明申请

WO2015024680A1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR ZEITLICHEN EINGRENZUNG UND TRENNUNG VON ZUGRIFFEN IN EINEM EIN-CHIP-SYSTEM 审中-公开
标题翻译：方法与电路TIME遏制和存取的分离在一个芯片上系统
公开(公告)号：WO2015024680A1
公开(公告)日：2015-02-26
申请号：PCT/EP2014/061322
申请日：2014-06-02
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F13/362 , H04L12/43
CPC分类号： G06F13/36 , G06F13/3625 , G06F13/4068
摘要： Die Erfindung betrifft ein Verfahren zur zeitlichen Eingrenzung und Trennung von Zugriffen zwischen zumindest einer Mastereinheit (MA1, MA2,..., MAn) und zumindest einer Slave- Einheit (S1, S2,..., Sn) über ein Network-on-Chip-Bussystem (NoC) in einem Ein-Chip-System sowie eine zugehörige Schaltungsanordnung (SA). Dabei werden die Zugriffe zwischen Master- und Slave-Einheiten (MA1, MA2,..., MAn, S1, S2,..., Sn) über durch Busschnittstellen (TP0 bis TPn, IP0 bis IPn) definierte Kommunikationspfade durchgeführt. Bei der Schaltungsanordnung (SA) bestehend aus zumindest einer Mastereinheit (MA1, MA2,..., MAn), zumindest einer Slave-Einheit (S1, S2,..., Sn) sowie dem Network-on-Chip-Bussystem (NoC) wird das Network-on-Chip-Bussystem (NoC) durch eine Anpassungseinheit (AE), welche einen Zugriffsmanager (ZM) und eine Ergänzungslogik (EL) für die Busschnittstellen (TP0 bis TPn, IP0 bis IPn) umfasst, erweitert (1). Dann werden die Anpassungseinheit (AE) und die Busschnittstellen (TP0 bis TPn, IP0 bis IPn) über die Ergänzungslogik (EL) vom Zugriffsmanager (ZM) anhand eines Kommunikationsplans (KP) derart gesteuert (2), dass Zugriffe zwischen Master- und Slave-Einheiten (MA1, MA2,..., MAn, S1, S2,..., Sn) über die durch Busschnittstellen ((TP0 bis TPn, IP0 bis IPn) vorgegebenen Kommunikationspfade gemäß zeitlicher Vorgaben des Kommunikationsplans (KP) durchgeführt werden (3). Damit sind auf einfache Weise zeitgesteuerte Systeme mit kommerziell erhältlichen Standard-Bussystemen realisierbar.
摘要翻译：本发明通过一个网络的导通涉及一种用于至少一个主单元（MA1，MA2，...，MAN）和至少一个从属单元（S1，S2，...，Sn）的之间的访问时间限制和断开的方法片上总线系统（NOC）成单芯片系统和相关联的电路装置（SA）。在这种情况下，主单元和从单元之间的访问是（MA1，MA2，...，MAN，S1，S2，...，Sn）的经由通过总线接口（TP0到TPN，IP0到IPN）进行定义的通信路径。在由至少一个主单元（MA1，MA2，...，MAN），至少一个从属单元（S1，S2，...，Sn）和网络-片上总线的系统的电路装置（SA）（NOC ），通过它延伸的适配单元（AE），该访问管理器（ZM）和用于总线接口互补逻辑（EL）（TP0到TPN，IP0到IPN）的网络的片上总线的系统（NOC）（1），然后，适配单元（AE）和总线接口是经由从接入管理器（ZM）的互补逻辑（EL）（TP0到TPN，IP0到IPN）基于通信调度表（KP）被控制在主机和从机之间访问这样的方式（2）单元（MA1，MA2，...，MAN，S1，S2，...，Sn）的通孔（通过总线接口（TP0到TPN，IP0到IPN）根据（）通信计划的时间约束KP被执行规定的通信路径（3 ），与市售的标准总线系统，所以定时系统可以轻松实现。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式