专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2015078809A1 VERFAHREN FÜR EINEN SICHEREN HOCHFAHRABLAUF EINES ELEKTRONISCHEN SYSTEMS 审中-公开
标题翻译：程序安全驾驶高流量的电子系统
公开(公告)号：WO2015078809A1
公开(公告)日：2015-06-04
申请号：PCT/EP2014/075393
申请日：2014-11-24
申请人： SIEMENS AG ÖSTERREICH
发明人： GHAMESHLU, Majid , MATSCHNIG, Martin , TAUCHER, Herbert
IPC分类号： G06F9/44 , G06F21/57 , G06F21/55 , G06F21/85
CPC分类号： G06F9/4401 , G06F21/554 , G06F21/575 , G06F21/85
摘要： Die Erfindung betrifft ein Verfahren für einen sicheren Hochfahrablauf eines elektronischen Systems (S), welches zumindest aus einer Mastereinheit (M1, M2 bis Mn), einem Bussystem (BS), einem Arbeitsspeicher (AS), einem internen Speicher (iS), zumindest einer Schnittstelle (IF1, IF2) sowie Slave-Einheiten (S1 bis Sn) besteht. Der Hochfahrablauf des elektronischen Systems erfolgt dabei in mehreren Stufen durchgeführt (2), wobei Hochlaufprogramme aus dem internen Speicher (iS), einem ersten, externen Speicher (eS) und dann aus einem zweiten externen Speicher (eMS) eine Anwendung in den Arbeitsspeicher (AS) geladen werden. An die zumindest einen Mastereinheit (M1, M2 bis Mn) wird einen Busüberwachungseinheit (BE1, BE2 bis BEn) angeschlossen (1). Von dieser Busüberwachungseinheit (BE1, BE2 bis BEn) werden Zugriffsdaten während des Hochfahrablaufs überwacht und an eine Signaturbildungseinheit (SB) weitergeleitet (2). Dann wird über diese Zugriffsdaten eine Ist-Signatur ermittelt (2). Von der in der dritten Stufe des Hochfahrablaufs geladenen Anwendung wird eine Soll-Signatur in eine Registereinheit (RE) geschrieben (3) und die von der Signaturbildungseinheit (SB) ermittelte Ist-Signatur mit der Soll-Signatur verglichen (4). Das erfindungsgemäße Verfahren stellt auf einfache Weise einen sicheren Hochfahrablauf dar, durch welchen nicht ohne detaillierte Kenntnisse der Hardware des elektronischen Systems (S) manipuliert werden kann und eine zweckentfremdete Nutzung des elektronischen Systems (S) verhindert wird.
摘要翻译：本发明涉及一种用于电子系统（S），包括至少一个主单元（M1，M2与Mn），总线系统（BS），工作存储器（AS），内部存储器（IS），至少一个的安全启动序列的方法接口（IF1，IF2）和子机（S1到Sn）的。执行在几个阶段中实现的电子系统的启动顺序（2），所述从内部存储器（IS），第一外部存储（ES），然后从第二外部存储（EMS），应用到工作存储器的启动程序（AS ）被加载。总线监视单元（BE1，BE2给Ben）连接（1）到所述至少一个主单元（M1，M2与Mn）。在启动过程中从该总线监视部（BE1，BE2到BEN）存取数据要被监视和转发的签名生成部（SB）（2）。它然后经由这些访问数据，实际的签名（2）决定。在寄存器单元使用目标签名在启动过程中的第三阶段的充电（RE）被写入（3），并通过签名生成单元（SB）与基准签名进行比较确定的实际签名（4）。本发明的方法很容易地安全引导序列，可以通过其中没有防止了电子系统（S）和不当使用的电子系统（S）的的硬件的详细知识操纵。

2. 发明申请

WO2015024680A1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR ZEITLICHEN EINGRENZUNG UND TRENNUNG VON ZUGRIFFEN IN EINEM EIN-CHIP-SYSTEM 审中-公开
标题翻译：方法与电路TIME遏制和存取的分离在一个芯片上系统
公开(公告)号：WO2015024680A1
公开(公告)日：2015-02-26
申请号：PCT/EP2014/061322
申请日：2014-06-02
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F13/362 , H04L12/43
CPC分类号： G06F13/36 , G06F13/3625 , G06F13/4068
摘要： Die Erfindung betrifft ein Verfahren zur zeitlichen Eingrenzung und Trennung von Zugriffen zwischen zumindest einer Mastereinheit (MA1, MA2,..., MAn) und zumindest einer Slave- Einheit (S1, S2,..., Sn) über ein Network-on-Chip-Bussystem (NoC) in einem Ein-Chip-System sowie eine zugehörige Schaltungsanordnung (SA). Dabei werden die Zugriffe zwischen Master- und Slave-Einheiten (MA1, MA2,..., MAn, S1, S2,..., Sn) über durch Busschnittstellen (TP0 bis TPn, IP0 bis IPn) definierte Kommunikationspfade durchgeführt. Bei der Schaltungsanordnung (SA) bestehend aus zumindest einer Mastereinheit (MA1, MA2,..., MAn), zumindest einer Slave-Einheit (S1, S2,..., Sn) sowie dem Network-on-Chip-Bussystem (NoC) wird das Network-on-Chip-Bussystem (NoC) durch eine Anpassungseinheit (AE), welche einen Zugriffsmanager (ZM) und eine Ergänzungslogik (EL) für die Busschnittstellen (TP0 bis TPn, IP0 bis IPn) umfasst, erweitert (1). Dann werden die Anpassungseinheit (AE) und die Busschnittstellen (TP0 bis TPn, IP0 bis IPn) über die Ergänzungslogik (EL) vom Zugriffsmanager (ZM) anhand eines Kommunikationsplans (KP) derart gesteuert (2), dass Zugriffe zwischen Master- und Slave-Einheiten (MA1, MA2,..., MAn, S1, S2,..., Sn) über die durch Busschnittstellen ((TP0 bis TPn, IP0 bis IPn) vorgegebenen Kommunikationspfade gemäß zeitlicher Vorgaben des Kommunikationsplans (KP) durchgeführt werden (3). Damit sind auf einfache Weise zeitgesteuerte Systeme mit kommerziell erhältlichen Standard-Bussystemen realisierbar.
摘要翻译：本发明通过一个网络的导通涉及一种用于至少一个主单元（MA1，MA2，...，MAN）和至少一个从属单元（S1，S2，...，Sn）的之间的访问时间限制和断开的方法片上总线系统（NOC）成单芯片系统和相关联的电路装置（SA）。在这种情况下，主单元和从单元之间的访问是（MA1，MA2，...，MAN，S1，S2，...，Sn）的经由通过总线接口（TP0到TPN，IP0到IPN）进行定义的通信路径。在由至少一个主单元（MA1，MA2，...，MAN），至少一个从属单元（S1，S2，...，Sn）和网络-片上总线的系统的电路装置（SA）（NOC ），通过它延伸的适配单元（AE），该访问管理器（ZM）和用于总线接口互补逻辑（EL）（TP0到TPN，IP0到IPN）的网络的片上总线的系统（NOC）（1），然后，适配单元（AE）和总线接口是经由从接入管理器（ZM）的互补逻辑（EL）（TP0到TPN，IP0到IPN）基于通信调度表（KP）被控制在主机和从机之间访问这样的方式（2）单元（MA1，MA2，...，MAN，S1，S2，...，Sn）的通孔（通过总线接口（TP0到TPN，IP0到IPN）根据（）通信计划的时间约束KP被执行规定的通信路径（3 ），与市售的标准总线系统，所以定时系统可以轻松实现。

3. 发明申请

WO2016139090A1 ÜBERWACHUNG DES STARTVORGANGS EINER INTEGRIERTEN SCHALTUNG 审中-公开
标题翻译：监测启动过程中的集成电路
公开(公告)号：WO2016139090A1
公开(公告)日：2016-09-09
申请号：PCT/EP2016/053816
申请日：2016-02-24
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , MATSCHNIG, Martin , TAUCHER, Herbert
IPC分类号： G06F21/57
CPC分类号： G06F21/575
摘要： Die Erfindung betrifft ein Verfahren zur Überwachung des Startvorgangs einer integrierten Schaltung (IC), wobei der Startvorgang unter Verwendung eines außerhalb der integrierten Schaltung befindlichen Start-Speichers (SF) erfolgt, der mittels einer in der integrierten Schaltung angeordneten Start-Schnittstelle (SFI) mit der integrierten Schaltung verbunden ist. Um die Gefahr einer Manipulation des Start-Speichers zu verringern, ist vorgesehen, dass durch die Hardware der integrierten Schaltung (IC) eine nicht veränderbare Zeitdauer für den Startvorgang vorgegeben wird und bei Überschreiten der vorgegebenen Zeitdauer die Start- Schnittstelle (SFI) gesperrt wird.
摘要翻译：本发明涉及一种方法，用于监测在集成电路（IC），其中，所述启动过程，使用位于集成电路启动存储器（SF）以外的起动过程由设置在集成电路的启动界面执行，则（SFI）集成电路连接。为了降低启动存储器的操作的风险，它提供了用于启动过程不可调节的时间周期是由所述集成电路（IC）和上超过预定的时间周期（SFI）被阻断起始接口的硬件决定。

4. 发明申请

WO2015024711A1 VERFAHREN ZUR ABSICHERUNG EINER INTEGRIERTEN SCHALTUNG GEGEN UNBERECHTIGTE ZUGRIFFE 审中-公开
标题翻译：法保护集成电路防止未经授权的ENTRY
公开(公告)号：WO2015024711A1
公开(公告)日：2015-02-26
申请号：PCT/EP2014/065063
申请日：2014-07-15
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F21/55 , G06F21/62
CPC分类号： G06F21/629 , G06F21/55 , G06F21/71
摘要： Die vorliegende Erfindung betrifft allgemein das Gebiet der der logischen Schaltungen, insbesondere der integrierten, elektronischen Schaltungen wie z.B. anwendungsspezifische integrierte Schaltungen (ASICs), Field Programmable Gate Arrays (FPGAs) oder so genannter Ein-Chip-System. Im Speziellen bezieht sich die vorliegende Erfindung auf ein Verfahren zur Absicherung einer integrierten Schaltung gegen unberechtigte Zugriffe auf Schlüsselregister. Durch in diesen Schlüsselregistern abgelegte Daten werden z.B. beim Hochlaufen der integrierten Schaltung und/oder im laufenden Betrieb Funktionen und/oder Anwendungen der integrierten Schaltung freigeschaltet und/oder aktiviert. Wird ein Zugriff auf ein derartiges Schlüsselregister durchgeführt (2), so wird ein genutztes Datenwort mit vorgegebenen Schlüsseldaten verglichen (3). Wird ein Zugriff mit einem von den vorgegebenen Schlüsseldaten abweichenden Datenwort festgestellt (4), so wird dieser als unberechtigt gekennzeichnet (6). Als unberechtigt kennzeichnete Zugriffe werden dann aufgezeichnet und ausgewertet (7). Nach einer Analyse werden dann entsprechende Abwehrmaßnahmen ausgelöst (8), um weitere unberechtigte Zugriffe zu verhindern. Durch das erfindungsgemäße Verfahren wird auf einfache Weise ein Schlüsselregister-Verfahren zum Schutz von sensiblen Daten erweitert und es werden Hackerangriffe dabei rasch erkannt und abgewehrt.
摘要翻译：本发明一般涉及逻辑电路的领域，特别是集成电子电路，诸如例如专用集成电路（ASIC），现场可编程门阵列（FPGA），或所谓的单芯片系统。更具体地，本发明涉及一种用于保护集成电路对所述密钥寄存器未经授权的访问的方法。通过存储在这些键寄存器是例如该集成电路的启动期间激活和/或在操作过程中的功能和/或所述集成电路和/或活化的应用程序。如果访问是为了这样的密钥寄存器（2）制成，未使用的数据字与预定的密钥数据进行比较（3）。接入与来自预定密钥数据字的数据（4）一个偏移确定的，所以它会被标记为未授权的（6）。那么不合理的特色命中记录和分析（7）。适当的防御措施的分析被触发（8）之后，以防止进一步的未经授权的访问。本发明的方法保护敏感数据的关键寄存器方法很容易扩展，这也有助于检测黑客攻击迅速封锁。

5. 发明申请

WO2012016781A1 SPEICHERKONTROLLELEMENT UND ZUGEHÖRIGES KONFIGURATIONSVERFAHREN 审中-公开
标题翻译：存储器控制元件和相关的配置程序
公开(公告)号：WO2012016781A1
公开(公告)日：2012-02-09
申请号：PCT/EP2011/061457
申请日：2011-07-07
申请人： SIEMENS AG ÖSTERREICH , EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F11/10
CPC分类号： G06F11/106 , G06F11/0796
摘要： Die Erfindung betrifft ein Speicherkontrollelement (MC), welches auf einer ersten Seite (1) zumindest eine Nutzerschnittstelle (UP1,..., UPn) mit zugehöriger Ansteuerungsschaltung (UA1,..., UAn) und auf einer zweiten Seite (2) eine Schnittstelle (MPH) mit Protokollhandhabung zur Anbindung eines Speicherelements (S) aufweist. Weiters umfasst das Speicherkontrollelement (MC) eine digitale Schaltung (AR) für eine Zuteilung von Zugriffsressourcen, einen sogenannten Arbiter. Bei dem Speicherelement (MC) ist ausserdem zusätzlich einen Sicherheitsschnittstelle (SP) sowie eine zugehörige Überprüfungsschaltung (SA) vorgesehen, welche dazu eingerichtet ist, Daten auf Verfälschungen und Fehler zu überprüfen und bei einem Überschreiten einstellbarer Fehlerschwellen einen Systemwechsel in einen sicheren Zustand zu veranlassen. Weiters betrifft die Erfindung ein Verfahren zur Konfiguration des erfindungsgemässen Speicherkontrollelements (MC), bei welchem eine Zeitdauer der Überprüfung der Daten entweder als Sollwert in der Sicherheitsschnittstelle (SP) und der zugehörigen Überprüfungsschaltung (SA) eingestellt oder aus Abschätzungen eines Applikationsverhalten bzw. auf Basis von empirischen Tests abgeleitet werden. Aus der vorgegebenen oder abgeleiteten Zeitdauer wird dann eine geeignete Arbiter-Priortät für die Sicherheitsschnittstelle (SP) und die zugehörige Überprüfungsschaltung (SA) ermittelt wird.
摘要翻译：本发明涉及一种存储控制元件（MC），其在第一侧面上（1）至少一个用户界面（UP1，...，UPN）与相关联的驱动电路（UA1，...，UAN）和在第二侧（2）包括具有用于存储元件（S）的连接处理协议接口（MPH）。此外，存储控制元件（MC）包括用于接入资源，一个所谓的判优器的分配的数字电路（AR）。在存储元件（MC）还包括安全接口（SP），并且适于以检查失真和误差数据，并且当它超过可调节的误差阈值，以使系统中的安全状态的改变的相关联的检查电路（SA）被附加地设置。此外，本发明涉及一种方法，用于本发明的存储器控制元件（MC），其中所述数据作为无论是在安全接口（SP）的目标值和相关联的检查电路（SA）的检查的持续时间被设定或估计的应用程序的行为或基于对配置经验性测试而得。适当的仲裁器Priortät为安全接口（SP）和相关联的检查电路（SA）然后，从给定的或导出的时间周期来确定。

6. 发明申请

WO2015024716A1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR ABSICHERUNG GEGEN SCANNEN EINES ADRESSRAUMS 审中-公开
标题翻译：方法和电路装置保护，禁止扫描地址区
公开(公告)号：WO2015024716A1
公开(公告)日：2015-02-26
申请号：PCT/EP2014/065391
申请日：2014-07-17
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F21/75 , G06F21/76 , G06F21/85
CPC分类号： G06F21/75 , G06F13/364 , G06F13/4282 , G06F21/76 , G06F21/85
摘要： Die Erfindung betrifft ein Verfahren zur Absicherung einer integrierten, elektronischen Schaltung gegen Scannen eines Adressraums sowie eine zugehörige Schaltungsanordnung (SA) zur Durchführung des Verfahrens. Die Schaltungsanordnung (SA) weist dabei zumindest eine Mastereinheit (M1 bis Mn) sowie zumindest eine Slave-Einheit (S1 bis Sn) auf, welche für Zugriffe (ZA) der Mastereinheit (M1 bis Mn) auf die Slave-Einheit (S1 bis Sn) über ein Bussystem (NoC), insbesondere ein Network-on-Chip-Bussystem, verbunden sind, und wobei Adressen aus einem Adressraum genutzt werden, welcher je nach Funktionalitäten der integrierten, elektronischen Schaltung belegt und genutzt ist. Weiterhin ist an das Bussystem (NoC) eine Verteidigungs-Slave-Einheit (DS) angeschlossen (1), an welche Zugriffe (ZA) auf unbenutzte Adressbereiche des Adressraums weitergeleitet werden (2). Von der Verteidigungs-Slave-Einheit (DS) werden dann diese Zugriffe (ZA) analysiert und ausgewertet (3) und je nach einem Analyseergebnis und der jeweiligen Zugriffsart Abwehrmaßnahmen wie z.B. Unterbrechungsanforderungen, Abbrechen von Anwendungen oder einem Zurücksetzten der Schaltung beim Hochlaufen, Deaktivieren von Funktionalitäten, Beantworten der Zugriffe (ZA) durch die Verteidigungs-Slave-Einheit (DS), etc. ausgelöst (4). Damit werden auf einfache Weise Adressraum-Scanns beispielsweise unterbrochen bzw. ein eventuelles Scann-Ergebnis wertlos gemacht.
摘要翻译：本发明涉及一种用于保护的集成电子电路对扫描地址空间和用于执行该方法相关联的电路装置（SA）的方法。在这种情况下，电路装置（SA）具有至少一个主单元（M1到Mn）和至少一个从属单元（S1至Sn），这对于主单元（M1到Mn）之比访问（ZA）（到从单元S1到Sn ）（通过总线系统NOC），特别是网络的片上总线的系统，被连接，并且其中地址从由所述集成电子电路和使用的每个功能所占据的地址空间使用。此外，防御从属单元（DS）连接（1），其请求（ZA）被转发到地址空间（2）到总线系统（NOC）的未使用的地址范围。从防守从属单元（DS）然后这些访问（ZA）分析和评价（3），并根据分析结果和相应的接入类型的防御措施，如中断请求启动期间取消的应用程序或电路的复位，禁用功能，响应于释放的访问（ZA）由国防从属单元（DS），等。（4）。因此地址空间的扫描，例如，中断或由可能的扫描结果一文不值容易。

7. 发明申请

WO2013160122A1 VERFAHREN ZUR HERSTELLUNG EINER DPA-RESISTENTEN LOGISCHEN SCHALTUNG 审中-公开
标题翻译：一种用于生产耐DPA逻辑电路
公开(公告)号：WO2013160122A1
公开(公告)日：2013-10-31
申请号：PCT/EP2013/057651
申请日：2013-04-12
申请人： SIEMENS AG ÖSTERREICH
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F17/50
CPC分类号： G06F17/505 , G06F17/5054 , G06F2217/64 , G06F2217/78
摘要： Die Erfindung betrifft ein Verfahren zur Erstellung einer logischen Schaltung, insbesondere einer so genannten anwendungsspezifischen, integrierten Schaltung oder ASIC. Dabei wird eine Beschreibung der logischen Schaltung in einer Hardwarebeschreibungssprache abgefasst (2) und dann von einem Übersetzungsprogramm, einem so genannten Synthese-Tool, in eine zumindest zum Großteil aus so genannten Standardzellen (S1, S2, S3, S4, S5) bestehende Beschreibung einer entsprechenden, physikalischen Schaltung, in eine so genannte Netzliste, umgewandelt (3). Bei dieser Umwandlung werden die verwendeten Standardzellen (S1, S2, S3, S4, S5) in der Netzliste durch entsprechend verlustleistungsbalancierte Versionen (vS1, vS2, vS3, vS4, vS5) dieser verwendeten Standardzellen (S1, S2, S3, S4, S5) ersetzt (4). Auf diese Weise wird vorteilhaft - insbesondere bei sicherheitsrelevanten Schaltungen - ein Ausspionieren einer Funktionsweise der Schaltung durch Analyse eines Energieverbrauchs dieser Schaltung erschwert bzw. verhindert.
摘要翻译：本发明涉及一种用于创建逻辑电路，特别是应用程序专用集成电路或ASIC所谓。在此，逻辑电路的说明被写入的硬件描述语言（2），然后通过一个翻译程序现有，称为综合工具，在一个至少基本上从所谓的标准单元（S1，S2，S3，S4，S5）说明相应的物理电路，在所谓的网表，转换（3）。在此转换中，所使用的标准单元是（S1，S2，S3，S4，S5）的网表由相应的功率损耗均衡版本（VS1，VS2，VS3，VS4，VS5）的此使用的标准单元（S1，S2，S3，S4，S5）内容替换（4）。以这种方式，有利的 - 特别是在与安全相关的电路 - 该电路的功率消耗困难或预防的分析刺探电路的操作。

8. 发明公开

EP3074862A1 VERFAHREN FÜR EINEN SICHEREN HOCHFAHRABLAUF EINES ELEKTRONISCHEN SYSTEMS 审中-公开
标题翻译：程序安全驾驶高流量的电子系统
公开(公告)号：EP3074862A1
公开(公告)日：2016-10-05
申请号：EP14805534.6
申请日：2014-11-24
申请人： Siemens AG Österreich
发明人： GHAMESHLU, Majid , MATSCHNIG, Martin , TAUCHER, Herbert
IPC分类号： G06F9/44 , G06F21/57 , G06F21/55 , G06F21/85
摘要： The invention relates to a method for a secure boot-up process of an electronic system (S), which consists at least of a master unit (M1, M2, to Mn), a bus system (BS), a working memory unit (AS), an internal memory unit (iS), at least one interface (IF1, IF2), and slave units (S1 to Sn). The boot-up process of the electronic system is carried out (2) in multiple stages. Boot-up programs are loaded from the internal memory unit (iS) and from a first external memory unit (eS), and then an application is loaded into the working memory unit (AS) from a second external memory unit (eMS). A bus monitoring unit (BE1, BE2 to BEn) is connected (1) to the at least one master unit (M1, M2 to Mn). Access data is monitored by said bus monitoring unit (BE1, BE2 to BEn) during the boot-up process and transmitted (2) to a signature generating unit (SB). An actual signature is ascertained (2) using the access data. A target signature is written (3) into a register unit (RE) by the application loaded in the third stage of the boot-up process, and the current signature ascertained by the signature generating unit (SB) is compared (4) with the target signature. The method according to the invention provides a secure boot-up process in a simple manner, wherein the boot-up process prevents the electronic system from being manipulated without detailed knowledge of the hardware of the electronic system (S) and prevents a use of the electronic system (S) for an unintended purpose.

9. 发明授权

EP3036649B1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR ZEITLICHEN EINGRENZUNG UND TRENNUNG VON ZUGRIFFEN IN EINEM EIN-CHIP-SYSTEM 有权转让
公开(公告)号：EP3036649B1
公开(公告)日：2018-08-01
申请号：EP14730109.7
申请日：2014-06-02
申请人： Siemens AG Österreich
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F13/362 , G06F13/36 , G06F13/40
CPC分类号： G06F13/36 , G06F13/3625 , G06F13/4068

10. 发明公开

EP3036649A1 VERFAHREN UND SCHALTUNGSANORDNUNG ZUR ZEITLICHEN EINGRENZUNG UND TRENNUNG VON ZUGRIFFEN IN EINEM EIN-CHIP-SYSTEM 有权转让
标题翻译：方法与电路TIME遏制和存取的分离在一个芯片上系统
公开(公告)号：EP3036649A1
公开(公告)日：2016-06-29
申请号：EP14730109.7
申请日：2014-06-02
申请人： Siemens AG Österreich
发明人： EPPENSTEINER, Friedrich , GHAMESHLU, Majid , TAUCHER, Herbert
IPC分类号： G06F13/362 , H04L12/43
CPC分类号： G06F13/36 , G06F13/3625 , G06F13/4068
摘要： The invention relates to a method for temporally limiting and separating access between at least one master unit (MA1, MA2,..., MAn) and at least one slave unit (S1, S2,..., Sn) via a network-on-a-chip bus system (NoC) in a system on a chip and to a corresponding circuit arrangement (SA). In the process, the access between the master and slave units (MA1, MA2,..., MAn, S1, S2,..., Sn) is carried out via communication paths defined by bus interfaces (TP0 to TPn, IP0 to IPn). In the circuit arrangement (SA), which consists of at least one master unit (MA1, MA2,..., MAn), at least one slave unit (S1, S2,..., Sn), and the network-on-a-chip bus system (NoC), the network-on-a-chip bus system (NoC) is expanded (1) by an adaptation unit (AE) which comprises an access manager (ZM) and a complementary logic (EL) for the bus interfaces (TP0 to TPn, IP0 to IPn). The adaptation unit (AE) and the bus interfaces (TP0 to TPn, IP0 to IPn) are then controlled (2) by the access manager (ZM) via the complementary logic (EL) using a communication plan (KP) such that access between the master and slave units (MA1, MA2,..., MAn, S1, S2,..., Sn) via the communication paths specified by bus interfaces (TP0 to TPn, IP0 to IPn) is carried out (3) according to the temporal requirements of the communication plan (KP). Thus, time-controlled systems can be implemented in a simple manner using commercially obtainable standard bus systems.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式