会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明申请
    • VERFAHREN UND VORRICHTUNG ZUR ANZEIGE VON LINIEN ZWISCHEN ABGETASTETEN MESSWERTEN
    • 方法和装置于显示LINES采样测量之间
    • WO2009033513A1
    • 2009-03-19
    • PCT/EP2008/004790
    • 2008-06-13
    • ROHDE & SCHWARZ GMBH & CO. KGREINHOLD, MichaelFREIDHOF, Markus
    • REINHOLD, MichaelFREIDHOF, Markus
    • G01R13/02G09G1/16
    • G01R13/029
    • Messpunkte (63, 64, 65, 66, 67, 68) zur Anzeige auf einer zweidimensionalen pixelbasierten Anzeige-Einrichtung werden aus abgetasteten und digitalisierten Messwerten gebildet. Dabei ist die Auflösung nach Zeit und/oder Wert jedes Messpunkts (63, 64, 65, 66, 67, 68) höher als die Auflösung der zweidimensionalen pixelbasierten Anzeige-Einrichtung. Die Messpunkte (63, 64, 65, 66, 67, 68) werden zu einer durchgehenden Messpunkt-Kurve (60, 61, 62) verbunden wenn sie nicht auf direkt benachbarten Pixeln liegen. Zur Bestimmung der darzustellenden Pixel der durchgehenden Messpunkt-Kurve (60, 61, 62) zwischen zwei Messpunkten (63, 64, 65, 66, 67, 68), die nicht auf direkt benachbarten Pixeln liegen, wird die Position der benachbarten Messpunkte (63, 64, 65, 66, 67, 68) innerhalb der zugehörigen Pixel berücksichtigt.
    • 测量点(63,64,65,66,67,68),用于二维基于像素的显示装置上显示从采样和数字化的测量值构成。 的分辨率(68 63,64,65,66,67,)是由时间和/或每一个测量点比二维基于像素的显示装置的分辨率高的值。 测量点(63,64,65,66,67,68)被添加到连续测量点曲线(60,61,62),如果他们不位于直接相邻的像素。 为了确定前面的测量点曲线的像素(60,61,62)两者之间的测量点(63,64,65,66,67,68)不位于直接相邻的像素中,相邻的测量点的位置(63 ,64,65,66,67,68)考虑到了相关联的像素内。
    • 5. 发明公开
    • VORRICHTUNG ZUR PARALLEL-SERIELL-WANDLUNG VON MEHREREN DURCH JEWEILS EINEN DETEKTOR ERFASSTEN SIGNALGRÖSSEN
    • VORRICHTUNG ZUR PARALLEL-SERIELL-WANDLUNG VON MEHREREN DURCH JEWEILS EINEN DETEKTOR ERFASSTENSIGNALGRÖSSEN
    • EP2011262A1
    • 2009-01-07
    • EP07723458.1
    • 2007-03-21
    • Rohde & Schwarz GmbH & Co. KG
    • HUBER, JohannREINHOLD, Michael
    • H04J3/04H04J3/06H03M9/00G01R31/317
    • H04J3/047H03M9/00H04J3/1682
    • An apparatus (2) for parallel/serial conversion of a plurality of evaluation variables which are determined from detected signal variables by in each case one detector (131, 132, 133, 134, 135) comprises a first buffer store (18) for synchronized buffer storage of each determined evaluation variable, a synchronization unit (25) for production of a synchronization signal for synchronized buffer storage, and a unit (22) for serial reading of the evaluation variables stored in a synchronized form in the first buffer store (18). A synchronization signal which is produced by the synchronization unit (25) is based on that enable signal (MasterDetRes) which has the highest data rate of all the enable signals (DetRes1, DetRes2, DetRes3, DetRes4, DetRes5) which are respectively associated with the determined evaluation variables.
    • 一种用于并行/串行转换多个评估变量的设备(2),所述多个评估变量通过分别由一个检测器(131,132,133,134,135)从检测到的信号变量确定,所述设备包括用于同步的第一缓冲存储器(18) 每个确定的评估变量的缓冲存储器,用于产生用于同步缓冲存储器的同步信号的同步单元(25)以及用于串行读取以同步形式存储在第一缓冲存储器(18)中的评估变量的单元(22) )。 由同步单元(25)产生的同步信号基于具有所有使能信号(DetRes1,DetRes2,DetRes3,DetRes4,DetRes5)中的最高数据速率的使能信号(MasterDetRes),其分别与 确定的评估变量。
    • 9. 发明申请
    • RESOLVER ARRANGEMENT
    • 解决方案
    • WO2006082244A1
    • 2006-08-10
    • PCT/EP2006/050668
    • 2006-02-03
    • TEXAS INSTRUMENTS DEUTSCHLAND GMBHONHAEUSER, FrankREINHOLD, MichaelBADENIUS, Mikael
    • ONHAEUSER, FrankREINHOLD, MichaelBADENIUS, Mikael
    • H03M1/00
    • H03M1/645
    • A resolver arrangement that is inexpensive and yet offers high resolution and high noise rejection comprises a carrier signal generator and two processing channels each of which has an analog input connected a different one of the stator coils and a channel output. Each of the processing channels comprises a sigma-delta modulator (30) with an output that supplies a bit-stream representative of an analog input signal received from a respective stator coil. Each channel also comprises a first digital filter (32) that receives the bit-stream from the sigma-delta modulator (30) and converts the bit-stream to intermediate digital data-words. In addition, each channel has a digital synchronous demodulator (36) that demodulates the intermediate digital data-words in synchronism with the carrier signal providing demodulated data-words. Finally, each channel has a second digital filter (38) that averages the demodulated data-words and supplies digital output data-words on the channel output, the carrier signal being suppressed in the output data- words.
    • 廉价并且提供高分辨率和高噪声抑制的解算器装置包括载波信号发生器和两个处理通道,每个处理通道具有连接到不同的定子线圈和通道输出的模拟输入。 每个处理通道包括具有输出的Σ-Δ调制器(30),该输出提供表示从相应的定子线圈接收的模拟输入信号的比特流。 每个通道还包括从Σ-Δ调制器(30)接收比特流并将比特流转换成中间数字数据字的第一数字滤波器(32)。 此外,每个信道具有数字同步解调器(36),其与提供解调数据字的载波信号同步地解调中间数字数据字。 最后,每个通道具有第二数字滤波器(38),对解调的数据字进行平均,并在通道输出端提供数字输出数据字,载波信号被抑制在输出数据字中。