会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • HALBLEITERANORDNUNG MIT SCHOTTKYDIODE
    • 肖特基功率半导体装置
    • WO2012055627A1
    • 2012-05-03
    • PCT/EP2011/065614
    • 2011-09-09
    • ROBERT BOSCH GMBHQU, NingGOERLACH, Alfred
    • QU, NingGOERLACH, Alfred
    • H01L29/872H01L29/417
    • H01L29/872H01L29/404H01L29/417
    • Halbleiteranordnung einer S uper- T rench- S chottky- B arrier- D iode (STSBD), bestehend aus einem n+-Substrat 10, einer n-Epischicht 20, in die n-Epischicht 20 eingeätzten Gräben (Trenchs) 30 mit einer Breite Wt und einem Abstand zum n+-Substrat 10 D_epi , Mesa-Bereichen 40 zwischen den benachbarten Gräben 30 mit einer Breite Wm , einer Metallschicht an der Vorderseite des Chips 50 die ein Schottky-Kontakt ist und als Anodenelektrode dient, und einer Metallschicht an der Rückseite des Chips 60 die ein ohmscher Kontakt ist und als Kathodenelektrode dient, dadurch gekennzeichnet, dass sich an der Trenchwand mehrere Schottky-Kontakte 70 mit einer Weite D_sk und einem Anstand zwischen den Schottky-Kontakten D_gap sowie zwischen dem Schottky-Kontakt 50 als Anodenelektrode und dem ersten Schottky-Kontakt 70 befinden.
    • 超沟槽肖特基势垒二极管(STSBD),由n +衬底10,n型外延层20,在n型外延层进行蚀刻的半导体装置20周的槽(沟槽),其具有一个宽度Wt和从n +的距离30 具有宽度Wm,在芯片50中,肖特基接触的前侧的金属层和用作阳极的电极,并在芯片60的背面上的金属层,欧姆30的相邻沟槽之间基板10 D_epi,台面部分40 接触,并作为其特征在于,有在沟槽壁几个肖特基接触70具有宽度D_SK一个阴极电极和肖特基接触之间D_gap和肖特基接触50作为阳极电极与所述第一肖特基接触之间的正当性70 ,
    • 4. 发明申请
    • HALBLEITERVORRICHTUNG UND VERFAHREN ZU DEREN HERSTELLUNG
    • 半导体器件和方法及其
    • WO2009040279A1
    • 2009-04-02
    • PCT/EP2008/062346
    • 2008-09-17
    • ROBERT BOSCH GMBHQU, NingGOERLACH, Alfred
    • QU, NingGOERLACH, Alfred
    • H01L29/06H01L29/161H01L29/861H01L29/868H01L29/872
    • H01L29/868H01L29/0611H01L29/0623H01L29/161H01L29/861H01L29/872H01L2924/0002H01L2924/00
    • Es wird eine Halbleiteranordnung bestehend aus einem hoch n-dotiertes Siliziumsubstrat (1) und einer ersten n-Siliziumepitaxieschicht (22), die sich direkt an das hoch n-dotiertes Siliziumsubstrat (1)anschließt, mit einer p-dotierten SiGe-Schicht (3), die sich an eine zweite n-dotierte Siliziumepitaxieschicht (12) anschließt und eine Heteroübergang-Diodebildet, welche sich über der ersten n-dotierten Siliziumepitaxieschicht (22) befindet und bei der sich der pn-Übergang innerhalb der p-dotierten SiGe-Schicht (3) befindet, beschrieben. Dabei hat die erste n-Siliziumepitaxieschicht (22) eine höhere Dotierkonzentration als die zweite n-Siliziumepitaxieschicht (12). Zwischen den beiden n-dotierten Epitaxieschichten liegt mindestens eine p-dotierte Emitterwanne (9),die einen vergrabenen Emitter bildet, wobei sich sowohl ein pn-Übergang zur ersten n-dotierten Siliziumepitaxieschicht (22) als auch zur zweiten n-dotierten Siliziumepitaxieschicht (12) ausbildet und wobei die mindestens eine Emitterwanne (9) vollständig von den beiden Epitaxieschichten umschlossen ist.
    • 其次是由高n掺杂硅衬底(1)和第一n-硅外延层(22)的半导体装置直接延伸到高度n掺杂硅衬底(1)中,用p型掺杂的SiGe层(3 ),其邻近于第二n型掺杂的硅外延层(12)和异质结二极管的形式,其位于(第一n掺杂硅外延层22)上,并且其中所述p掺杂的SiGe层内的pn结 (3)进行说明。 这里,第一n-硅外延层(22)具有更高的掺杂浓度比所述第二n硅外延层(12)。 两个n型掺杂外延层位于之间的至少一个p型掺杂的发射极槽(9),其形成掩埋发射极,与两个pn结到第一n掺杂硅外延层(22)和所述第二n型掺杂的硅外延层(12 )和形成所述至少一个发射器槽(9),由两个外延层是完全封闭的。