会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • Halbleitermodule
    • DE112017001729B4
    • 2022-11-03
    • DE112017001729
    • 2017-03-13
    • MITSUBISHI ELECTRIC CORP
    • YANO SHINYAKINOUCHI SHINICHINAKAYAMA YASUSHI
    • H01L25/18G01K7/01H02M1/00H02M7/48
    • Halbleitermodul (1, 41, 51), das Folgendes aufweist:- einen ersten bis N-ten Halbleiterchip (C1, C2), die auf einer Leiterschicht (22A) angeordnet sind; und- einen ersten und einen zweiten externen Anschluss (T1a, T2k, T2a), wobei N eine ganze Zahl gleich oder größer als zwei ist, wobei jeder von dem ersten bis N-ten Halbleiterchip (C1, C2) Folgendes aufweist:- ein schaltendes Element (2),- einen ersten internen Anschluss und einen zweiten internen Anschluss (P1a, P2a, P1k, P2k) und- ein eine Temperatur detektierendes Element (3), das zwischen den ersten internen Anschluss und den zweiten internen Anschluss (P1a, P2a, P1k, P2k) geschaltet ist und einen Widerstandswert aufweist, der sich gemäß der Temperatur des schaltenden Elements (2) ändert,wobei der erste interne Anschluss (P1a) des ersten Halbleiterchips (C1) mit dem ersten externen Anschluss (T1a) verbunden ist,wobei der zweite interne Anschluss (P2k, P2a) des N-ten Halbleiterchips (C2) mit dem zweiten externen Anschluss (T2k, T2a) verbunden ist, wobei n eine ganze Zahl gleich oder größer als eins und gleich oder kleiner als (N-1) ist, und einer von dem ersten und dem zweiten internen Anschluss (P1a, P1k) eines n-ten Halbleiterchips (C1) und einer von dem ersten und dem zweiten internen Anschluss (P2a, P2k) eines (n+1)-ten Halbleiterchips (C2) miteinander verbunden sind, und wobeidas Halbleitermodul (1, 41, 51) ferner einen streifenartigen Verdrahtungsbereich (23A, 25A) aufweist, der an den n-ten und (n+1)-ten Halbleiterchip (C1, C2) und räumlich zwischen den ersten und zweiten internen Anschlüssen (P1a, P2a, P1k, P2k) des n-ten und (n+1)-ten Halbleiterchips (C1, C2) und den ersten und zweiten externen Anschlüssen (T1a, T2k, T2a) in einer Richtung parallel zu einer ersten Oberfläche angeordnet und von der Leiterschicht (22A) isoliert ist, und wobei einer des ersten und zweiten internen Anschlusses (P1a, P1k) des n-ten Halbleiterchips (C1) und einer des ersten und zweiten internen Anschlusses (P2a, P2k) des (n+1)-ten Halbleiterchips (C2) beide elektrisch mit dem streifenartigen Verdrahtungsbereich (23A, 25A) verbunden sind.