专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE112012004043B4 Halbleitereinrichtung 未知
公开(公告)号：DE112012004043B4
公开(公告)日：2018-03-22
申请号：DE112012004043
申请日：2012-07-31
申请人： MITSUBISHI ELECTRIC CORP
发明人： KAWAKAMI TSUYOSHI , NAKAKI YOSHIYUKI , FUJII YOSHIO , WATANABE HIROSHI , NAKATA SHUHEI , EBIHARA KOHEI , FURUKAWA AKIHIKO
IPC分类号： H01L29/06 , H01L29/12 , H01L29/161 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
摘要： Halbleitereinrichtung, die Folgendes aufweist: – eine aktive Zone (2) vom zweiten Leitfähigkeitstyp, die auf einer Oberflächenschicht einer Halbleiterschicht vom ersten Leitfähigkeitstyp ausgebildet ist, um ein Halbleiterelement zu bilden; – eine Vielzahl von ersten Störstellenbereichen (11 bis 16, 40 bis 46) vom zweiten Leitfähigkeitstyp, die auf der Oberflächenschicht der Halbleiterschicht ausgebildet und/oder in dieser eingebettet sind und voneinander beabstandet sind, so dass sie jeweils die aktive Zone (2) in der Draufsicht umgeben; – einen zweiten Störstellenbereich (18, 24, 30) vom zweiten Leitfähigkeitstyp, der in der Oberflächenschicht der Halbleiterschicht eingebettet ist, um zumindest zwei untere Bereiche der Vielzahl von ersten Störstellenbereichen (11 bis 16, 40 bis 46) zu verbinden; und eine Vielzahl von dritten Störstellenbereichen (25 bis 27) vom zweiten Leitfähigkeitstyp aufweist, die in der Oberflächenschicht der Halbleiterschicht derart eingebettet sind, dass sie voneinander beabstandet sind und sie jeweils die ersten Störstellenbereiche (11 bis 16, 40 bis 46) in der Draufsicht umgeben, wobei die dritten Störstellenbereiche (25 bis 27) in einer Tiefe eingebettet sind, die gleich derjenigen des zweiten Störstellenbereichs (18, 24, 30) ist.

2. 发明专利

DE112011104713T5 Verfahren zum Herstellen einer Halbleitervorrichtung 未知
公开(公告)号：DE112011104713T5
公开(公告)日：2013-10-17
申请号：DE112011104713
申请日：2011-06-09
申请人： MITSUBISHI ELECTRIC CORP
发明人： EBIIKE YUJI , NAKATANI TAKAHIRO , FUJII YOSHIO , NAKATA SHUHEI , WATANABE HIROSHI , NAKAKI YOSHIYUKI , AYA SUNAO , KAWAKAMI TSUYOSHI
IPC分类号： H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
摘要： Ein Ziel der vorliegenden Erfindung besteht in der Angabe einer Halbleitervorrichtung, bei der die Entstehung eines hohen elektrischen Feldes unterdrückt werden kann und das Auftreten eines die elektrischen Durchbruchs verhindert werden kann, sowie eines Verfahrens zum Herstellen einer solchen Halbleitervorrichtung. Das Verfahren zum Herstellen einer Halbleitervorrichtung gemäß der vorliegenden Erfindung weist folgende Schritte auf: (a) Bereitstellen eines n+-leitenden Substrats (1) als Basis, das durch einen Siliciumcarbid-Halbleiter eines ersten Leitfähigkeitstyps gebildet ist, (b) Bilden einer Vertiefungsstruktur (14), die einen Elementbereich umgibt, auf dem n+-leitenden Substrat (1) unter Verwendung einer Resist-Struktur (13), und (c) Bilden einer Schutzring-Injektionsschicht (3) als Dotierstoffschicht eines zweiten Leitfähigkeitstyps in einer Vertiefungs-Bodenfläche (15) und einer Vertiefungs-Seitenfläche (20) in der Vertiefungsstruktur (14) durch Dotierstoffinjektion durch die Resist-Struktur (13) hindurch, wobei ein Kantenbereich der Vertiefungsstruktur (14) mit der Dotierstoffschicht (3) bedeckt wird.

3. 发明专利

DE112012004043T5 Halbleitereinrichtung 未知
公开(公告)号：DE112012004043T5
公开(公告)日：2014-07-24
申请号：DE112012004043
申请日：2012-07-31
申请人： MITSUBISHI ELECTRIC CORP
发明人： NAKAKI YOSHIYUKI , NAKATA SHUHEI , KAWAKAMI TSUYOSHI , FUJII YOSHIO , WATANABE HIROSHI , EBIHARA KOHEI , FURUKAWA AKIHIKO
IPC分类号： H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
摘要： Es ist Aufgabe der vorliegenden Erfindung, eine Halbleitereinrichtung anzugeben, die eine hohe Durchbruchspannung und eine hohe Zuverlässigkeit aufweist, ohne eine eingebettete Injektionsschicht mit hoher Positionsgenauigkeit ausbilden zu müssen. Eine Halbleitereinrichtung gemäß der vorliegenden Erfindung weist Folgendes auf: eine Basis (2) als eine aktive Zone vom zweiten Leitfähigkeitstyp, die auf einer Oberflächenschicht einer Halbleiterschicht vom ersten Leitfähigkeitstyp ausgebildet ist, um ein Halbleiterelement zu bilden; Schutzringe (11 bis 16) als eine Vielzahl von ersten Störstellenbereichen vom zweiten Leitfähigkeitstyp, die auf der Oberflächenschicht der Halbleiterschicht ausgebildet sind und voneinander beabstandet sind, so dass sie jeweils die Basis (2) in der Draufsicht umgeben; und eine eingebettete Injektionsschicht (18) als zweiten Störstellenbereich vom zweiten Leitfähigkeitstyp, der in der Oberflächenschicht der Halbleiterschicht eingebettet ist, um zumindest zwei untere Bereiche der Vielzahl von Schutzringen (11 bis 16) zu verbinden.

4. 发明专利

JP2012222060A Manufacturing method of silicon carbide semiconductor device 审中-公开
标题翻译：碳化硅半导体器件的制造方法
公开(公告)号：JP2012222060A
公开(公告)日：2012-11-12
申请号：JP2011084224
申请日：2011-04-06
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： KONISHI KAZUYA , NAKAKI YOSHIYUKI , FUJII YOSHIO
IPC分类号： H01L29/47 , H01L21/329 , H01L29/872
CPC分类号： H01L29/872
摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method of a silicon carbide semiconductor device capable of reducing elimination of ion-implanted players while reducing contact resistance.SOLUTION: A manufacturing method of a silicon carbide semiconductor device comprises: (a) a step of forming oxide film mask layers 21 and 22 on a surface of a silicon carbide semiconductor substrate as a mask and implanting ions in the surface at room temperature; (b) a step of activating and annealing the ion-implanted surface of the silicon carbide semiconductor substrate; (c) a step of dry-etching the surface of the silicon carbide semiconductor substrate after activating and annealing the surface; (d) a step of forming a sacrificial oxide film 5 by sacrificially oxidizing the surface of the silicon carbide semiconductor substrate after dry-etching the surface; (e) a step of removing the sacrificial oxide film 5 by etching it with dilute hydrofluoric acid of concentration of 10% or less in 5 minutes; and (f) a step of forming an ohmic electrode 6 on a rear surface of the silicon carbide semiconductor substrate and a Schottky electrode 7 in a prescribed region on the surface of the silicon carbide semiconductor substrate, respectively.
摘要翻译：要解决的问题：提供能够减少离子注入的p + 层的同时降低接触电阻的碳化硅半导体器件的制造方法。解决方案：碳化硅半导体器件的制造方法包括：（a）在碳化硅半导体衬底的表面上形成氧化膜掩模层21和22作为掩模并在室内将表面注入离子的步骤温度; （b）激活和退火碳化硅半导体衬底的离子注入表面的步骤; （c）在激活和退火表面之后干法蚀刻碳化硅半导体衬底的表面的步骤; （d）通过在干式蚀刻表面之后牺牲氧化碳化硅半导体衬底的表面形成牺牲氧化膜5的步骤; （e）通过用5分钟内浓度为10％以下的稀氢氟酸蚀刻去除牺牲氧化膜5的步骤; 和（f）分别在碳化硅半导体衬底的表面上形成欧姆电极6的步骤和在碳化硅半导体衬底的表面上的规定区域中的肖特基电极7。版权所有（C）2013，JPO＆INPIT

5. 发明专利

JP2011198780A Semiconductor device, and method of manufacturing the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2011198780A
公开(公告)日：2011-10-06
申请号：JP2010060236
申请日：2010-03-17
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： YUYA NAOKI , AYA ATSUSHI , FUJII YOSHIO , KOSHO TOMOAKI , SAWADA TAKAO
IPC分类号： H01L29/47 , H01L21/02 , H01L29/872
CPC分类号： H01L24/27 , H01L2224/32245 , H01L2224/48247 , H01L2224/73265 , H01L2924/13091 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device whose on resistance is as low as possible, and to provide a method of manufacturing the semiconductor device by which the semiconductor device is easily obtained with a high yield.SOLUTION: After a SiC substrate 11 is formed into a thin plate, a support substrate 19 is electrically and mechanically bonded to a surface of the SiC substrate 11 on the other side in a thickness direction through an ohmic electrode layer 17 etc. As the support substrate 19, a substrate is used which has lower volume resistivity than that of the SiC substrate 11. After the SiC substrate 11 and support substrate 19 are thus bonded together, an external output electrode 15 etc., is formed on an SBD (Schottky Barrier Diode) 2 on one side of the SiC substrate 11 in the thickness direction. Thus, the semiconductor device 1 is manufactured.
摘要翻译：要解决的问题：提供一种导通电阻尽可能低的半导体器件，并且提供一种制造半导体器件的方法，通过该半导体器件容易地以高产率获得半导体器件。解决方案：在SiC衬底11是形成为薄板，支撑基板19通过欧姆电极层17等在厚度方向的另一侧电气机械地结合到SiC基板11的表面。作为支撑基板19，使用基板具有比SiC基板11低的体积电阻率。在SiC衬底11和支撑衬底19因此结合在一起之后，外部输出电极15等形成在SBD（肖特基势垒二极管）2的一侧上 SiC衬底11在厚度方向上。因此，制造半导体器件1。

6. 发明专利

JP2008130601A Method of manufacturing interboard connection structure, interboard connection structure and package 有权
标题翻译：板间连接结构的制造方法，板间连接结构与包装
公开(公告)号：JP2008130601A
公开(公告)日：2008-06-05
申请号：JP2006310424
申请日：2006-11-16
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： OGAWA SHINPEI , FUJII YOSHIO , FUKUMOTO HIROSHI , YUASA TAKESHI , TAWARA YUKIHIRO , OHASHI HIDEMASA
IPC分类号： H01L23/02 , H05K1/14 , H05K3/36
摘要： PROBLEM TO BE SOLVED: To provide an interboard connection structure with appropriate transmission characteristic of electric signal among substrates by preventing deformation or breakage of a first substrate or a conductive layer even if a second substrate is stacked on the first substrate having brittle structure or the conductive layer.
SOLUTION: The method of manufacturing an interboard connection structure includes a step for fixing a first substrate provided with a conductive layer and a second substrate provided with a through hole at the corresponding position to the conductive layer are fixed by making clearance between the second substrate and the conductive layer and using an area other than the conductive layer area; and a step for inserting a liquid conductive material into the through hole and forming a penetrated conductive part with metal filled in the through hole and in contact with the conductive layer.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：即使第二基板堆叠在具有脆性结构的第一基板上，通过防止第一基板或导电层的变形或断裂来提供具有适当的基板之间的电信号传输特性的板间连接结构或导电层。解决方案：制造板间连接结构的方法包括用于固定设置有导电层的第一基板和在与导电层相对应的位置处设置有通孔的第二基板的步骤，第二基板和导电层，并且使用除了导电层区域之外的区域; 以及将液体导电材料插入到通孔中并用填充在通孔中并与导电层接触的金属形成穿透导电部分的步骤。版权所有（C）2008，JPO＆INPIT

7. 发明专利

JP2007324712A Antenna unit 审中-公开
标题翻译：天线单元
公开(公告)号：JP2007324712A
公开(公告)日：2007-12-13
申请号：JP2006150024
申请日：2006-05-30
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： YAMASHITA AKIRA , YOSHIDA YUKIHISA , TAGUCHI MOTOHISA , FUJII YOSHIO , KOGA YOKO
IPC分类号： H01Q1/38 , H01L23/12 , H01Q13/08
摘要： PROBLEM TO BE SOLVED: To provide an antenna unit in which dielectric loss can be reduced while suppressing increase in cost.
SOLUTION: The antenna unit comprises a silicon upper substrate 10 and a silicon lower substrate 20, a radiation conductor 30 provided on the major surface of the silicon upper substrate 10, a ground conductor 40 with a slot 400 provided between the silicon upper substrate 10 and the silicon lower substrate 20, a conductive layer 50 provided on the backside of the silicon lower substrate 20 oppositely to the ground conductor 40, and a contact 60 provided in a through-hole 600 formed in the silicon lower substrate 20 in order to connect the ground conductor 40 and the conductive layer 50 electrically. The ground conductor 40 has a three layer structure including a first film 41 touching the contact 60, a second film 42 formed on the first film 41, and a third film 43 formed on the second film 42. The first film 41 exhibits higher wettability to solder 62 contained in the contact 60 than the second film 42.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供一种在抑制成本增加的同时可以降低介电损耗的天线单元。解决方案：天线单元包括硅上基板10和硅下基板20，设置在硅上基板10的主表面上的辐射导体30，接地导体40，其具有设置在硅上基板基板10和硅下基板20，设置在硅下基板20的与接地导体40相反的背面的导电层50以及设置在形成于硅下基板20中的通孔600中的触点60 以电连接接地导体40和导电层50。接地导体40具有包括接触触点60的第一膜41，形成在第一膜41上的第二膜42和形成在第二膜42上的第三膜43的三层结构。第一膜41表现出较高的润湿性焊料62比第二膜42包含在触点60中。版权所有：（C）2008，JPO＆INPIT

8. 发明专利

JP2004271828A Optical element, and its manufacturing method 审中-公开
公开(公告)号：JP2004271828A
公开(公告)日：2004-09-30
申请号：JP2003061538
申请日：2003-03-07
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： TOKUNAGA TAKASHI , FUJII YOSHIO
IPC分类号： G02B5/30 , G02F1/1335
CPC分类号： G02B5/3033
摘要： PROBLEM TO BE SOLVED: To provide an optical element for polarizing transmission light and reflected light, and to provide its manufacturing method. SOLUTION: The optical element for polarizing light comprises a substrate with a main surface which includes a 1st axis and has periodical ruggedness in the direction of the 1st axis, and a lamination structure body which is arranged on the main surface and alternately laminates a 1st dielectric layer and a 2nd dielectric layer differing from the 1st dielectric layer in the refractive index. The lamination structure body includes a low refractive index area located with periodicity in the 1st axial direction. The refractive index of the low refractive index area is smaller than that of the 1st dielectric layer or the 2nd dielectric layer adjacent thereto. COPYRIGHT: (C)2004,JPO&NCIPI

9. 发明专利

JPH09204699A MULTILAYER MAGNETOOPTIC RECORDING MEDIUM CAPABLE OF MULTILEVEL RECORDING 失效
公开(公告)号：JPH09204699A
公开(公告)日：1997-08-05
申请号：JP1240996
申请日：1996-01-29
申请人： MITSUBISHI ELECTRIC CORP
发明人： TOKUNAGA TAKASHI , FUJII YOSHIO
IPC分类号： G11B11/10 , G11B11/105
摘要： PROBLEM TO BE SOLVED: To eliminate a step for recording an intermediate level state conventionally required in field modulation recording system or magnetic transfer system in order to initially bring about a magnetization state of an intermediate level recording layer, i.e., a third magnetization layer, having recording density smaller than the diameter of light spot. SOLUTION: A multilayer magnetooptic recording medium 18 comprises first to third magnetic layers 11, 12, 13 having perpendicular magnetic anisotropy laminated on a substrate 10. Adjacent layers are mutually exchange coupled wherein the intermediate level recording layer, i.e., the third magnetization layer 13, employs a material having such composition as (a) the Curie points Tc1, Tc2 and Tc3 of respective magnetic layers satisfy the following relations Tc1

10. 发明专利

JP2547666B2 失效
公开(公告)号：JP2547666B2
公开(公告)日：1996-10-23
申请号：JP30521490
申请日：1990-11-09
申请人： MITSUBISHI ELECTRIC CORP
发明人： FUJII YOSHIO , TAGUCHI MOTOHISA , TODE YUKARI
IPC分类号： G11B7/26

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式