会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US5479639A Computer system with a paged non-volatile memory 失效
    • Computer system with a paged non-volatile memory
    • 具有分页非易失性存储器的计算机系统
    • US5479639A
    • 1995-12-26
    • US279692
    • 1994-08-26
    • James H. Ewertz , Orville H. Christeson , Douglas L. Gabel , Sean T. Murphy
    • James H. Ewertz , Orville H. Christeson , Douglas L. Gabel , Sean T. Murphy
    • G06F12/02 , G06F12/00 , G06F12/06
    • G06F12/0623 , G06F2212/2022
    • A computer system wherein a paging technique is used to expand the useable non-volatile memory capacity beyond a fixed address space limitation. The computer system of the preferred embodiment includes a flash memory component for storing non-volatile code and data including a system BIOS in the upper 128K of memory. The useful BIOS memory space is effectively increased while maintaining the address boundary of the upper 128K region. The address space of the non-volatile memory device is logically separated into distinct pages of memory (Pages 1-4). Using the apparatus and techniques of the present invention, Page 1, Page 3 and Page 4 may be individually swapped into the address space originally occupied by Page 1 (the swappable page area). In the preferred embodiment, Page 2 is held static and thus is not used as a swap area. Each of the swappable pages, Page 1, Page 3, and Page 4, contain processing logic called swapping logic used during the swapping or paging operation. The swapping logic operates in conjunction with paging hardware to effect the swapping of pages into the swappable page area. The high order processor address lines are input by a page decoder. The page decoder is used to modify the address actually presented to the non-volatile memory device. A page register provides a means by which the processor may select a page in non-volatile memory. In an alternative embodiment of the present invention, several different forms of configuration or identification information may be stored in a page of non-volatile memory.
    • 一种计算机系统，其中使用寻呼技术来扩展可用的非易失性存储器容量超过固定的地址空间限制。 优选实施例的计算机系统包括用于存储非易失性代码的闪存组件和包括存储器的上部128K中的系统BIOS的数据。 有效地增加了有用的BIOS存储器空间，同时保持了上128K区域的地址边界。 非易失性存储器件的地址空间在逻辑上分成不同的存储器页（1-4页）。 使用本发明的装置和技术，第1页，第3页和第4页可以单独交换到原来由第1页（可交换页面区域）占用的地址空间中。 在优选实施例中，保持静止，因此不用作交换区域。 每个可交换页面，第1页，第3页和第4页都包含称为在交换或寻呼操作期间使用的交换逻辑的处理逻辑。 交换逻辑与分页硬件一起运行，以实现将页面交换到可交换页面区域。 高阶处理器地址线由页解码器输入。 页面解码器用于修改实际呈现给非易失性存储器件的地址。 页面寄存器提供了处理器可以在非易失性存储器中选择页面的手段。 在本发明的替代实施例中，可以将多种不同形式的配置或识别信息存储在非易失性存储器的页面中。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US5371876A Computer system with a paged non-volatile memory 失效
    • Computer system with a paged non-volatile memory
    • 具有分页非易失性存储器的计算机系统
    • US5371876A
    • 1994-12-06
    • US137376
    • 1993-10-14
    • James H. Ewertz , Orville H. Christeson , Douglas L. Gabe , Sean T. Murphy
    • James H. Ewertz , Orville H. Christeson , Douglas L. Gabe , Sean T. Murphy
    • G06F12/02 , G06F12/00 , G06F12/06
    • G06F12/0623 , G06F2212/2022
    • A computer system wherein a paging technique is used to expand the usable non-volatile memory capacity beyond a fixed address space limitation. The computer system of the preferred embodiment includes a flash memory component for storing non-volatile code and data including a system BIOS in the upper 128K of memory. The useful BIOS memory space is effectively increased while maintaining the address boundary of the upper 128K region. The address space of the non-volatile memory device is logically separated into distinct pages of memory (Pages 1-4). Page 1, Page 3 and Page 4 may be individually swapped into the address space originally occupied by Page 1 (the swappable page area). In the preferred embodiment, Page 2 is held static and thus is not used as a swap area. Each of the swappable pages contain processing logic called swapping logic used during the swapping or paging operation. The swapping logic operates in conjunction with paging hardware to effect the swapping of pages into the swappable page area. The high order processor address lines are input by a page decoder. The page decoder is used to modify the address actually presented to the non-volatile memory device. A page register is used by the processor to select a page in non-volatile memory. In an alternative embodiment, several different forms of configuration or identification information may be stored in a page of non-volatile memory.
    • 一种计算机系统，其中使用寻呼技术来扩展可用的非易失性存储器容量超过固定的地址空间限制。 优选实施例的计算机系统包括用于存储非易失性代码的闪存组件和包括存储器的上部128K中的系统BIOS的数据。 有效地增加了有用的BIOS存储器空间，同时保持了上128K区域的地址边界。 非易失性存储器件的地址空间在逻辑上分成不同的存储器页（1-4页）。 第1页，第3页和第4页可以单独交换到原来由第1页（可交换页面区域）占用的地址空间。 在优选实施例中，保持静止，因此不用作交换区域。 每个可交换页面包含在交换或寻呼操作期间使用的称为交换逻辑的处理逻辑。 交换逻辑与分页硬件一起运行，以实现将页面交换到可交换页面区域。 高阶处理器地址线由页解码器输入。 页面解码器用于修改实际呈现给非易失性存储器件的地址。 处理器使用页寄存器来选择非易失性存储器中的页面。 在替代实施例中，可以将多个不同形式的配置或识别信息存储在非易失性存储器的页面中。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 3. 发明授权
      US5579522A Dynamic non-volatile memory update in a computer system 失效
    • Dynamic non-volatile memory update in a computer system
    • 计算机系统中的动态非易失性存储器更新
    • US5579522A
    • 1996-11-26
    • US505995
    • 1995-07-24
    • Orville H. Christeson , Douglas L. Gabel , Sean T. Murphy
    • Orville H. Christeson , Douglas L. Gabel , Sean T. Murphy
    • G06F9/06 , G06F9/445 , G06F11/00 , G11C16/02 , G11C17/00
    • G06F8/67 , G06F11/1433 , G06F8/65
    • A computer system wherein a portion of code/data stored in a non-volatile memory device can be dynamically modified or updated without removing any covers or parts from the computer system. The computer system of the preferred embodiment includes a flash memory component coupled to a computer system bus for storing non-volatile code and data. Using the present invention, the contents of a portion of the flash memory may be replaced, modified, updated, or reprogrammed without the need for removing and/or replacing any computer system hardware components. The flash memory device used in the preferred embodiment contains four separately erasable/programmable non-symmetrical blocks of memory. One of these four blocks may be electronically locked to prevent erasure or modification of its contents once it is installed. This configuration allows the processing logic of the computer system to update or modify any selected block of memory without affecting the contents of other blocks. One memory block contains a normal BIOS. An electronically protected flash memory area is used for storage of a recovery BIOS which is used for recovery operations. The present invention also includes hardware for selecting one of the two available update modes: normal or recovery. Thus, using a mode selection apparatus, either a normal system BIOS or a recovery BIOS may be activated.
    • 一种计算机系统，其中存储在非易失性存储器设备中的代码/数据的一部分可以被动态地修改或更新，而不用从计算机系统中移除任何盖子或部件。 优选实施例的计算机系统包括耦合到计算机系统总线的闪存组件，用于存储非易失性代码和数据。 使用本发明，可以更换，修改，更新或重新编程闪存的一部分的内容，而不需要移除和/或替换任何计算机系统硬件组件。 在优选实施例中使用的闪存器件包含四个可分离的可擦除/可编程非对称的存储器块。 这四个块中的一个可以被电子锁定，以防止其被安装后的内容的擦除或修改。 该配置允许计算机系统的处理逻辑更新或修改任何选定的存储块，而不影响其他块的内容。 一个内存块包含一个普通的BIOS。 电子保护的闪存区域用于存储用于恢复操作的恢复BIOS。 本发明还包括用于选择两种可用更新模式之一的硬件：正常或恢复。 因此，使用模式选择装置，可以激活正常系统BIOS或恢复BIOS。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US4785396A Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit 失效
    • Push-pull serial bus coupled to a plurality of devices each having collision detection circuit and arbitration circuit
    • 推挽串行总线耦合到多个具有冲突检测电路和仲裁电路的装置
    • US4785396A
    • 1988-11-15
    • US148763
    • 1988-01-26
    • Sean T. Murphy , Narjala Bhasker , Peter D. MacWilliams , Stephen J. Packer
    • Sean T. Murphy , Narjala Bhasker , Peter D. MacWilliams , Stephen J. Packer
    • H04L12/413 , G06F13/40 , G06F11/00
    • H04L12/413
    • A high speed serial bus is disclosed have particular application for use in passing messages in a multiple processor computer system. The serial bus includes a three-wire serial link having lines identified as "SDA", "SDB" and "ground". The ground line provides a common reference for all devices coupled to the serial bus. A message controller is coupled to each agent for transmitting and receiving serial data along the bus. Both lines of the serial bus as well as the ground are coupled to a bus state detector in the message controller which provides three basic signal outputs. The bus state detector determines whether or not the bus is in use, a collision has occurred between messages, and decodes data received on the bus. Data which is transmitted along the serial bus is driven on lines SDA and SDB 180 degrees out of phase relative to each other. The message controller encodes messages to be transmitted using, in the present embodiment, well known Manchester encoding techniques. A bus idle state occurs when all transmitters are off allowing both lines SDA and SDB be pulled high by pull-up resistors. Valid data states may occur any time a single transmitter is transmitting. When two or more transmitters begin transmitting a collision state exists. The message controller recognizes collisions and provides a back-off algorithm.
    • 公开了一种高速串行总线具有用于在多处理器计算机系统中传递消息的特定应用。 串行总线包括具有被标识为“SDA”，“SDB”和“地”的线的三线串行链路。 地线为耦合到串行总线的所有设备提供了通用参考。 消息控制器耦合到每个代理，用于沿总线发送和接收串行数据。 串行总线和地线的两条线都耦合到提供三个基本信号输出的消息控制器中的总线状态检测器。 总线状态检测器确定总线是否在使用中，消息之间是否发生冲突，并且解码在总线上接收的数据。 沿着串行总线发送的数据在相互之间相差180度的线SDA和SDB上驱动。 消息控制器在本实施例中使用众所周知的曼彻斯特编码技术对要发送的消息进行编码。 当所有发送器关闭时，总线空闲状态发生，允许通过上拉电阻将SDA和SDB两个线拉高。 有效的数据状态可能在单个发射机发射时发生。 当两个或多个发射机开始发送时，存在冲突状态。 消息控制器识别冲突并提供退避算法。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号