会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明授权
    • Multi-level tracking of in-use state of cache lines
    • 多级跟踪缓存行的使用状态
    • US09348591B2
    • 2016-05-24
    • US13992729
    • 2011-12-29
    • Ilhyun KimChen KorenAlexandre J. FarcyRobert L. HintonChoon Wei KhorLihu Rappoport
    • Ilhyun KimChen KorenAlexandre J. FarcyRobert L. HintonChoon Wei KhorLihu Rappoport
    • G06F9/30G06F9/38
    • G06F9/30079G06F9/30047G06F9/3814
    • This disclosure includes tracking of in-use states of cache lines to improve throughput of pipelines and thus increase performance of processors. Access data for a number of sets of instructions stored in an instruction cache may be tracked using an in-use array in a first array until the data for one or more of those sets reach a threshold condition. A second array may then be used as the in-use array to track the sets of instructions after a micro-operation is inserted into the pipeline. When the micro-operation retires from the pipeline, the first array may be cleared. The process may repeat after the second array reaches the threshold condition. During the tracking, an in-use state for an instruction line may be detected by inspecting a corresponding bit in each of the arrays. Additional arrays may also be used to track the in-use state.
    • 该公开内容包括跟踪高速缓存行的使用状态以提高管道的吞吐量,从而提高处理器的性能。 可以使用第一阵列中的使用中的阵列跟踪存储在指令高速缓存中的多组指令的访问数据,直到这些集合中的一个或多个的数据达到阈值条件。 然后可以将第二阵列用作在使用中的阵列在将微操作插入流水线之后跟踪指令集。 当微操作从管道退出时,可以清除第一个阵列。 该过程可能在第二个阵列达到阈值条件之后重复。 在跟踪期间,可以通过检查每个阵列中的相应位来检测用于指令行的使用状态。 附加阵列也可用于跟踪使用状态。
    • 4. 发明申请
    • MULTI-LEVEL TRACKING OF IN-USE STATE OF CACHE LINES
    • 多级跟踪高速缓存线路的使用状态
    • US20130275733A1
    • 2013-10-17
    • US13992729
    • 2011-12-29
    • Ilhyun KimChen KorenAlexandre J. FarcyRobert L. HintonChoon Wei KhorLihu Rappoport
    • Ilhyun KimChen KorenAlexandre J. FarcyRobert L. HintonChoon Wei KhorLihu Rappoport
    • G06F9/30
    • G06F9/30079G06F9/30047G06F9/3814
    • This disclosure includes tracking of in-use states of cache lines to improve throughput of pipelines and thus increase performance of processors. Access data for a number of sets of instructions stored in an instruction cache may be tracked using an in-use array in a first array until the data for one or more of those sets reach a threshold condition. A second array may then be used as the in-use array to track the sets of instructions after a micro-operation is inserted into the pipeline. When the micro-operation retires from the pipeline, the first array may be cleared. The process may repeat after the second array reaches the threshold condition. During the tracking, an in-use state for an instruction line may be detected by inspecting a corresponding bit in each of the arrays. Additional arrays may also be used to track the in-use state.
    • 该公开内容包括跟踪高速缓存行的使用状态以提高管道的吞吐量,从而提高处理器的性能。 可以使用第一阵列中的使用中的阵列跟踪存储在指令高速缓存中的多组指令的访问数据,直到这些集合中的一个或多个的数据达到阈值条件。 然后可以使用第二阵列作为使用中阵列,以便在将微操作插入流水线之后跟踪指令集。 当微操作从管道退出时,可以清除第一个阵列。 该过程可能在第二个阵列达到阈值条件之后重复。 在跟踪期间,可以通过检查每个阵列中的相应位来检测用于指令行的使用状态。 附加阵列也可用于跟踪使用状态。