专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO0106542A3 METHOD FOR PRODUCING A VERTICAL SEMICONDUCTOR TRANSISTOR COMPONENT ELEMENT AND A VERTICAL SEMICONDUCTOR TRANSISTOR COMPONENT 审中-公开
标题翻译：制造垂直半导体晶体管组件和垂直半导体晶体管组件的方法
公开(公告)号：WO0106542A3
公开(公告)日：2001-07-19
申请号：PCT/DE0002316
申请日：2000-07-17
申请人： INFINEON TECHNOLOGIES AG , SCHULZ THOMAS , ROESNER WOLFGANG , FRANOSCH MARTIN , SCHAEFER HERBERT , RISCH LOTHAR , AEUGLE THOMAS
发明人： SCHULZ THOMAS , ROESNER WOLFGANG , FRANOSCH MARTIN , SCHAEFER HERBERT , RISCH LOTHAR , AEUGLE THOMAS
IPC分类号： H01L21/335 , H01L21/336 , H01L21/8234 , H01L27/088 , H01L29/76 , H01L51/00 , H01L51/05 , H01L51/30
CPC分类号： B82Y10/00 , H01L21/823487 , H01L27/088 , H01L29/66439 , H01L29/66666 , H01L29/7613 , H01L51/0048 , H01L51/0052 , H01L51/0512
摘要： According to the invention, a double gate MOSFET semiconductor layer structure is formed on a substrate (1). This structure is comprised of a first and of a second gate electrode (10A, 10B) between which a semiconductor channel layer zone (4A) is embedded, and of a source region (2A) and a drain region (2B) which are arranged on opposite faces of the semiconductor channel layer zone (4A). At least one additional semiconductor channel layer zone (6A) is provided on one of the gate electrodes (10B). The faces of the at least one additional semiconductor channel layer zone are also contacted by the source region (2A) and drain region (2B).
摘要翻译：在衬底（1）上构建双栅MOSFET半导体层结构。这在半导体沟道层区的相对的端面由第一和在其之间的半导体沟道层区域（4A）被嵌入第二栅电极（10A，10B），以及源极（2A）和漏极区域（2b）中的（4A）被布置。在其中一个栅电极（10B）上提供至少一个另外的半导体沟道层区域（6A），其端面同样与源极（2A）和漏极区域（2B）接触。

2. 发明申请

WO0159845A2 BIPOLAR TRANSISTOR 审中-公开
标题翻译：双极型晶体管
公开(公告)号：WO0159845A2
公开(公告)日：2001-08-16
申请号：PCT/EP0101324
申请日：2001-02-07
申请人： INFINEON TECHNOLOGIES AG , FRANOSCH MARTIN , SCHAEFER HERBERT , MEISTER THOMAS , STENGL REINHARD
发明人： FRANOSCH MARTIN , SCHAEFER HERBERT , MEISTER THOMAS , STENGL REINHARD
IPC分类号： H01L21/331 , H01L29/732
CPC分类号： H01L29/66287 , H01L29/7322
摘要： The invention relates to a bipolar transistor (20) and to a method for producing the same. In order to obtain an as low a transition resistance as possible between the feed line (51) and the base (42), an intermediate layer (70) is provided between the first (30) and the second (40) layer, said intermediate layer (70) being selectively etchable to the second layer (40). At least in the zone of the undercut (43) between the feed line (51) and the base (42) a base connection zone (45) is provided that can be adjusted independent of other production conditions. The inventive transistor is further characterized in that the intermediate layer (70) is removed in the contact zone (46) with the base (42).
摘要翻译：公开了一种双极型晶体管（20），以及用于其生产的方法。所述双极晶体管（20）具有在其中设置的收集器（31）的第一，在基板（10）位于层（30），位于一个所述第一层（30）上的第二层（40）（碱切口 41）具有基部（42），至少一个另外的第三层（50）（第二层40上）设置并且其具有用于所述基部（42），其中，所述进料管线的进料管线（51）（51 ）（在过渡区域52），以直接接触的所述基部（42），并且其中所述第三层（50）具有一个具有发射极的发射极的切口（53），和至少一个底切（43），其在所述第二层（40）下面的所述第一（30）和第三之间的基底切口（41）（50）层设置，其特征在于，所述基部（42）至少部分地在所述底切（43）。为了获得所述供应管线（51）和底座（42）之间的最低可能的过渡电阻，根据它提供的是，第一（30）之间的本发明和第二（40）层，中间层（70）设置，所述中间层（70）选择性地形成以蚀刻第二层（40），至少在该底切之间（43）供应线（51）和基座（42）的基极端子区域（45）被提供，其可被调节的独立于其他制造条件的区域中，并且该中间层（70）位于所述接触区（46）与所述基部（42）。

3. 发明申请

WO0002249A3 INTEGRATED CIRCUIT WITH P-N JUNCTIONS WITH REDUCED DEFECTS 审中-公开
标题翻译： INTEGRATED CIRCUIT WITH P-N转变WITH减少的缺陷
公开(公告)号：WO0002249A3
公开(公告)日：2000-03-16
申请号：PCT/DE9901934
申请日：1999-07-01
申请人： SIEMENS AG , STENGL REINHARD , FRANOSCH MARTIN , SCHAEFER HERBERT , LEHMANN VOLKER , REISINGER HANS , WENDT HERMANN
发明人： STENGL REINHARD , FRANOSCH MARTIN , SCHAEFER HERBERT , LEHMANN VOLKER , REISINGER HANS , WENDT HERMANN
IPC分类号： H01L21/822 , H01L21/8242 , H01L27/04 , H01L27/108 , H01L29/04
CPC分类号： H01L27/10844 , H01L27/10805 , H01L29/045
摘要： The inventive integrated circuit comprises at least one first component with a structure to which defects may be adjacent and a second component with at least one p-n junction (Ü'), said components being situated next to each other in a substrate (1) whose defects extend in a defect plane (d) at least in sections. The crystal orientation of the substrate (1) in relation to the first component and the second component is chosen with the aim of keeping the defects on the surfaces without them intersecting the p-n junction (Ü'), in order to prevent undesirable leakage currents through the p-n junction (Ü'). The integrated circuit is especially a DRAM cell arrangement with extended retention time. The inventive integrated circuit is produced by mounting photo-resist masks of a known layout on the starting wafer, the masks being rotated in relation to a known starting wafer. Alternatively, photo-resist masks of a known layout can be mounted on a starting wafer in a conventional manner, the output wafer having a marking showing the course of the defect plane (d).
摘要翻译：所述集成电路装置包括至少在一个基片具有可以在邻近缺陷彼此相邻的结构，并且具有至少一个pn结（B“）的第二组分的第一组分（1）被布置，其至少缺陷部分中缺陷电平（d）延伸。被选择的衬底（1）相对于所述第一组分和所述第二组分的晶体取向，使得缺陷被记录在表面上而不被切断p-n结。以这种方式，能够避免通过p-n结（B“）不希望的泄漏。集成电路装置是特别具有增加的保留时间的DRAM单元的布置。为了制备集成电路装置光刻胶掩模可以被安装在一个已知的晶片布局相对于扭转的已知的起始晶片的输出。可替代地，光致抗蚀剂掩模的已知布局可以在输出晶片上以常规方式应用，但起始晶片具有示出的缺陷电平（d）的过程中的标签。

4. 发明申请

WO9965063A3 DRAM STORAGE CAPACITOR 审中-公开
标题翻译：存储器，用于电容器DRAM
公开(公告)号：WO9965063A3
公开(公告)日：2000-03-16
申请号：PCT/DE9901454
申请日：1999-05-12
申请人： SIEMENS AG , REISINGER HANS , LEHMANN VOLKER , STENGL REINHARD , WENDT HERMANN , LANGE GERRIT , BACHHOFER HARALD , FRANOSCH MARTIN , SCHAEFER HERBERT
发明人： REISINGER HANS , LEHMANN VOLKER , STENGL REINHARD , WENDT HERMANN , LANGE GERRIT , BACHHOFER HARALD , FRANOSCH MARTIN , SCHAEFER HERBERT
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/1085 , H01L27/10805
摘要： (57) Abstract The invention relates to a DRAM storage capacitor, comprising a dielectric made of silicon nitride and at least two electrodes placed opposite to each other above the dielectric. A material with higher tunnel barrier ( phi beta ) between the Fermi level (F) of the material and the conduction band (L) of the dielectric is used for the electrodes. For said purpose, the appropriate materials are metals such a platinum, tungsten and iridium or silicide. (57) Zusammenfassung Die Erfindung betrifft einen Speicherkondensator für einen DRAM, mit einem aus Siliziumnitrid bestehenden Dielektrikum und mit wenigstens zwei, über das Dielektrikum einander gegenüberliegenden Elektroden. Für die Elektroden wird ein Material mit hoher Tunnelbarriere ( phi beta ) zwischen Fermi-Niveau (F) des Materials und Leitungsband (L) des Dielektrikums verwendet. Geeignete Materialien sind hierfür Metalle wie Platin, Wolfram und Iridium oder Silizide.
摘要翻译：本发明涉及一种存储电容器用于DRAM，包括由氮化硅的电介质构成的组，和具有至少两个电极在所述电介质彼此相对。对于使用电介质的材料具有高的隧道势垒（PHI测试版）的材料和导带（L）的费米能级（F）之间的电极。用于此目的的合适的材料是金属，例如铂，钨，和铱，或硅化物。

5. 发明申请

WO0239501A3 METHOD FOR PRODUCING TRENCH CAPACITORS 审中-公开
标题翻译：用于生产抓斗电容器
公开(公告)号：WO0239501A3
公开(公告)日：2003-03-13
申请号：PCT/EP0112733
申请日：2001-11-02
申请人： INFINEON TECHNOLOGIES AG , BIRNER ALBERT , FRANOSCH MARTIN , GOLDBACH MATTHIAS
发明人： BIRNER ALBERT , FRANOSCH MARTIN , GOLDBACH MATTHIAS
IPC分类号： H01L21/3063 , H01L21/8242 , H01L27/108 , H01L21/334
CPC分类号： H01L27/1087
摘要： The invention relates to a method for producing trench capacitors having trenches (3-9) with mesopores (3-12). These trench capacitors are suited both for discrete capacitors and for integrated semiconductor memories. The mesopores significantly increase the surface for electrodes for the trench capacitors and thereby the capacitance of the trench capacitors. According to the invention, the mesopores, which are small channels similar to those made by woodworms and which have diameters ranging from 2 to 50 nm, are electrochemically produced. This method enables the production of capacitances with a high capacitance-to-volume ratio. The invention is additionally advantageous in that the growth of the mesopores stops once the mesopores reach a minimal distance from another mesopore or from adjacent trenches (self-passivation). As a result, the formation of short circuits between two adjacent mesopores can be prevented in a self-regulated manner. The invention also relates to a semiconductor component comprising at least one trench capacitor on the front side of a semiconductor substrate, which can be produced using the inventive method.
摘要翻译：提供了一种用于生产电容器的描述严重具有沟槽（3-9）与孔（3-12）。这种严重的电容器适于分立电容器作为用于集成半导体存储器。中孔增加的电极，用于电容器坟墓表面积，因此显著坟墓电容器的容量。中孔是具有在根据本发明的通过电化学方法产生2至50nm范围内的直径小holzwurm孔状的通道。该方法允许容量的产生具有大容量 - 体积比。进一步的优点是，中孔的生长最新然后进入静止状态时的孔到达另一中孔或相邻的沟槽（个体钝化）的最小距离。以这种方式，甚至调节“短裤”形成的两个相邻孔之间被避免。此外，半导体器件描述了一种具有在其上可与本发明方法制造的半导体衬底的前侧的至少一个严重电容器。

6. 发明专利

DE102006030359B4 Verfahren zum Entwickeln eines Photolacks 未知
公开(公告)号：DE102006030359B4
公开(公告)日：2011-07-07
申请号：DE102006030359
申请日：2006-06-30
申请人： INFINEON TECHNOLOGIES AG
发明人： OPPERMANN KLAUS-GUENTER , FRANOSCH MARTIN
IPC分类号： G03F7/30 , G03F7/32 , G03F7/36 , G03F7/42
摘要： Verfahren zum Entwickeln eines Photolacks (13), mit folgenden Schritten: Anwenden (S9) eines ersten Entwicklers auf den Photolack (13), um nicht-vernetzte Bereiche (25) des Photolacks (13) zu entfernen; Anwenden (S11) eines zweiten Entwicklers auf den Photolack (13), um verbleibende nicht-vernetzte Bereiche (25) des Photolacks (13) zu entfernen, wobei sich der erste Entwickler und der zweite Entwickler in ihrer Zusammensetzung unterscheiden; und Beschießen oder In-Kontakt-Bringen des Photolacks (13) mit einem Sauerstoffplasma nach dem Schritt (S11) des Anwendens des zweiten Entwicklers.

7. 发明专利

DE102005013300B4 Verfahren zum Erzeugen einer Polymer-Struktur auf einer Substratoberfläche 未知
公开(公告)号：DE102005013300B4
公开(公告)日：2010-11-11
申请号：DE102005013300
申请日：2005-03-22
申请人： INFINEON TECHNOLOGIES AG
发明人： FRANOSCH MARTIN , MECKES ANDREAS , OPPERMANN KLAUS-GUENTER
IPC分类号： B81C1/00 , B29C59/02 , H03H3/00

8. 发明专利

DE102008034159A1 未知
公开(公告)号：DE102008034159A1
公开(公告)日：2009-02-05
申请号：DE102008034159
申请日：2008-07-22
申请人： INFINEON TECHNOLOGIES AG
发明人： FRANOSCH MARTIN , HUEBNER HOLGER
IPC分类号： H05K3/30 , H01L23/29
摘要： It is proposed a method of manufacturing an electronic system wherein a first substrate comprising first connection elements on a first surface of the first substrate is provided; a second substrate comprising second connection elements on a first surface of the second substrate is provided; a polymer layer is applied to at least one of the two first surfaces; the first connection elements are attached to the second connection elements; and the polymer layer is caused to swell during or after the attachment.

9. 发明专利

DE10316777B4 未知
公开(公告)号：DE10316777B4
公开(公告)日：2005-11-24
申请号：DE10316777
申请日：2003-04-11
申请人： INFINEON TECHNOLOGIES AG
发明人： OPPERMANN KLAUS-GUENTER , FRANOSCH MARTIN , MECKES ANDREAS
IPC分类号： H03H3/02 , H03H3/08 , H03H9/10 , H01L21/56 , B81B3/00 , B81C1/00 , H03H3/007

10. 发明专利

DE50011071D1 未知
公开(公告)号：DE50011071D1
公开(公告)日：2005-10-06
申请号：DE50011071
申请日：2000-06-21
申请人： INFINEON TECHNOLOGIES AG
发明人： ROESNER WOLFGANG , SCHULZ THOMAS , RISCH LOTHAR , FRANOSCH MARTIN
IPC分类号： H01L21/336 , H01L29/786

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式