专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO0101484A3 TRENCH MOS-TRANSISTOR 审中-公开
标题翻译：沟槽MOS晶体管
公开(公告)号：WO0101484A3
公开(公告)日：2001-08-16
申请号：PCT/DE0001772
申请日：2000-05-30
申请人： INFINEON TECHNOLOGIES AG , LARIK JOOST , HIRLER FRANZ , KOTEK MANFRED , PFIRSCH FRANK
发明人： LARIK JOOST , HIRLER FRANZ , KOTEK MANFRED , PFIRSCH FRANK
IPC分类号： H01L29/10 , H01L29/423 , H01L29/78 , H01L29/36
CPC分类号： H01L29/1095 , H01L29/42368 , H01L29/7813
摘要： The invention relates to a trench MOS-transistor, in which the body region (6) is strengthened by an implantation area (7) which faces the drain region (1, 2), in order to increase the avalanche resistance.
摘要翻译：本发明涉及一种沟槽MOS晶体管，其中体区（6）被增强以通过注入区（7）增加雪崩电阻到漏极区（1,2）。

2. 发明专利

DE102013204275B4 Halbleiteranordnung 未知
公开(公告)号：DE102013204275B4
公开(公告)日：2022-01-05
申请号：DE102013204275
申请日：2013-03-12
申请人： INFINEON TECHNOLOGIES AG
发明人： BAUMGARTL JOHANNES , HARFMANN MARKUS , KOTEK MANFRED , KRENN CHRISTIAN , NEIDHART THOMAS , SCHULZE HANS-JOACHIM
IPC分类号： H01L29/36 , H01L21/336 , H01L29/06 , H01L29/78
摘要： Halbleiteranordnung, die aufweist:eine auf einem Halbleiterträger (2) angeordnete erste Halbleiterzone (1) eines ersten Leitungstyps (n), die ein Halbleitergrundmaterial aufweist, das mit einem ersten Dotierstoff und einem zweiten Dotierstoff dotiert ist, wobei der erste Dotierstoff Phosphor und der zweite Dotierstoff Arsen oder Antimon ist und das Halbleitergrundmaterial Silizium oder Siliziumkarbid ist, undeine auf der ersten Halbleiterzone (1) angeordnete Epitaxieschicht (3), die eine niedrigere Dotierungskonzentration als die erste Halbleiterzone (1) aufweist, undeine in der Epitaxieschicht (3) angeordnete Bauelementzone (4, 5) eines Halbleiterbauelements,wobei die erste Halbleiterzone (1) eine dem Halbleiterträger (2) zugewandte Unterseite (12) und eine dem Halbleiterträger (2) abgewandte Oberseite (11) aufweist undwobei der erste Dotierstoff, ausgehend von der Unterseite (12) in einer zur Unterseite (12) senkrechten vertikalen Richtung (v) weg vom Halbleiterträger (2) eine Konzentration besitzt,die sich hin zur Oberseite (11) der n-dotierten ersten Halbleiterzone (1) graduell verringert,die sich hin zur Oberseite (11) der n-dotierten ersten Halbleiterzone (1) zunächst graduell erhöht und dann verringert, oderdie bis zu einem ersten Abstand (d1') von der Unterseite (12) eine Konzentration besitzt, die konstant oder im Wesentlichen konstant ist und sich dann in Richtung der Oberseite (11) graduell verringert, wobeider erste Abstand (d1') 40% bis 80% der Dicke (d1) der ersten Halbleiterzone (1) beträgt undwobei die Dotierstoffkonzentration beim ersten Abstand (d1') kleiner oder gleich 50%, kleiner oder gleich 30% oder kleiner oder gleich 10% der Dotierstoffkonzentration an der Unterseite (12) ist.

3. 发明专利

DE102004024659B4 Halbleiterbauteil 未知
公开(公告)号：DE102004024659B4
公开(公告)日：2014-10-02
申请号：DE102004024659
申请日：2004-05-18
申请人： INFINEON TECHNOLOGIES AG
发明人： RIEGER WALTER DR RER NAT , HIRLER FRANZ DR RER NAT , PÖLZL MARTIN , KOTEK MANFRED
IPC分类号： H01L23/522 , H01L21/44 , H01L21/768 , H01L23/485 , H01L29/73 , H01L29/78
摘要： Halbleiterbauteil, mit einem Halbleiterkörper, auf dem, durch eine Isolationsschicht (2) getrennt, eine strukturierte Metallisierungsschicht vorgesehen ist, wobei zusätzlich zur strukturierten Metallisierungsschicht längliche, sich in lateraler Richtung erstreckende Anschlussstrukturen (14) ausgebildet sind, die als ein Teil einer Verdrahtungsebene auf oder in dem Halbleiterkörper vorgesehen sind, sich durch die Isolationsschicht erstrecken, und als elektrische Leitungen dienen, um innerhalb eines Zellenfeldes, innerhalb von Randbereichen oder von Logikbereichen des Halbleiterbauteils laterale Stromflüsse zu führen, wobei die Anschlussstrukturen (14) eine elektrische Verbindung zwischen einem Halbleitergebiet (72) im Halbleiterkörper und einer leitenden Schicht (9), die innerhalb eines in dem Halbleitergebiet ausgebildeten Grabens (10) verläuft, ausbilden und weitere Anschlussstrukturen (81, 83) als ein anderer Teil der Verdrahtungsebene einen elektrischen Kontakt zwischen der strukturierten Metallisierungsschicht und dem Halbleiterkörper herstellen, und wobei die Anschlussstrukturen und die weiteren Anschlussstrukturen gemeinsam ausgebildet sind.

4. 发明专利

DE102004024659A1 未知
公开(公告)号：DE102004024659A1
公开(公告)日：2005-12-15
申请号：DE102004024659
申请日：2004-05-18
申请人： INFINEON TECHNOLOGIES AG
发明人： RIEGER WALTER , HIRLER FRANZ , POELZL MARTIN , KOTEK MANFRED
IPC分类号： H01L21/44 , H01L21/768 , H01L23/485 , H01L23/522 , H01L29/73 , H01L29/78

5. 发明专利

DE10350684A1 Production of a power transistor arrangement used as a metal oxide semiconductor power transistor involves forming a cell field in a semiconductor substrate, inserting cell field trenches and a connecting trench within the cell field 未知
公开(公告)号：DE10350684A1
公开(公告)日：2005-06-09
申请号：DE10350684
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG
发明人： POELZL MARTIN , HIRLER FRANZ , HAEBERLEN OLIVER , KOTEK MANFRED , RIEGER WALTER
IPC分类号： H01L21/336 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/423 , H01L29/78
摘要： Production of a power transistor arrangement comprises forming a cell field (3) in a semiconductor substrate, inserting cell field trenches (5) and a connecting trench (6) within the cell field, forming an insulating layer, applying a first conducting layer on the insulating layer, applying a conducting auxiliary layer, forming a gate electrode structure in the cell field trenches, and forming a contact of the field electrode structure in the region of the connecting trenches connected to the cell field trenches. An independent claim is also included for a power transistor arrangement produced by the above process.

6. 发明专利

DE10323007A1 未知
公开(公告)号：DE10323007A1
公开(公告)日：2004-12-30
申请号：DE10323007
申请日：2003-05-21
申请人： INFINEON TECHNOLOGIES AG
发明人： BOTT NIKOLAUS , HAEBERLEN OLIVER , KOTEK MANFRED , LARIK JOOST , MAERZ JOSEF , OTREMBA RALF
IPC分类号： H01L23/31 , H01L25/065 , H01L21/58 , H01L21/56 , H01L23/28
摘要： The invention relates to a vertical arrangement of at least two semiconductor components which are electrically insulated from one another by at least one passivation layer. The invention likewise relates to a method for fabricating such a semiconductor arrangement. A semiconductor arrangement is specified in which, inter alia, the risk of cracking at the metallization edges, for example, caused by thermomechanical loading, is reduced and the fabrication-dictated high content of radical hydrogen is minimized. Furthermore, a method for fabricating such a semiconductor arrangement is specified.

7. 发明专利

DE10350684B4 未知
公开(公告)号：DE10350684B4
公开(公告)日：2008-08-28
申请号：DE10350684
申请日：2003-10-30
申请人： INFINEON TECHNOLOGIES AG
发明人： POELZL MARTIN , HIRLER FRANZ , HAEBERLEN OLIVER , KOTEK MANFRED , RIEGER WALTER
IPC分类号： H01L21/336 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/423 , H01L29/78
摘要： Production of a power transistor arrangement comprises forming a cell field (3) in a semiconductor substrate, inserting cell field trenches (5) and a connecting trench (6) within the cell field, forming an insulating layer, applying a first conducting layer on the insulating layer, applying a conducting auxiliary layer, forming a gate electrode structure in the cell field trenches, and forming a contact of the field electrode structure in the region of the connecting trenches connected to the cell field trenches. An independent claim is also included for a power transistor arrangement produced by the above process.

8. 发明专利

DE10164305B4 未知
公开(公告)号：DE10164305B4
公开(公告)日：2007-08-16
申请号：DE10164305
申请日：2001-12-28
申请人： INFINEON TECHNOLOGIES AG
发明人： RIEGER WALTER , KOTEK MANFRED
IPC分类号： H01L21/336 , H01L29/06

9. 发明专利

DE50013469D1 未知
公开(公告)号：DE50013469D1
公开(公告)日：2006-10-26
申请号：DE50013469
申请日：2000-05-23
申请人： INFINEON TECHNOLOGIES AG
发明人： LARIK JOOST , HIRLER FRANZ , KOTEK MANFRED
IPC分类号： H01L29/423 , H01L21/336 , H01L29/40 , H01L29/51 , H01L29/78
摘要： A method for fabricating a trench MOS transistor includes the step of at least partly filling the trench with a conductive material which is isolated from the inner surface of the trench by an insulating layer. The insulating layer has a layer thickness that is larger in the region of the lower end of the trench than at the upper end of the trench.

10. 发明专利

DE10323007B4 未知
公开(公告)号：DE10323007B4
公开(公告)日：2005-10-20
申请号：DE10323007
申请日：2003-05-21
申请人： INFINEON TECHNOLOGIES AG
发明人： BOTT NIKOLAUS , HAEBERLEN OLIVER , KOTEK MANFRED , LARIK JOOST , MAERZ JOSEF , OTREMBA RALF
IPC分类号： H01L23/31 , H01L25/065 , H01L21/58 , H01L21/56 , H01L23/28
摘要： The invention relates to a vertical arrangement of at least two semiconductor components which are electrically insulated from one another by at least one passivation layer. The invention likewise relates to a method for fabricating such a semiconductor arrangement. A semiconductor arrangement is specified in which, inter alia, the risk of cracking at the metallization edges, for example, caused by thermomechanical loading, is reduced and the fabrication-dictated high content of radical hydrogen is minimized. Furthermore, a method for fabricating such a semiconductor arrangement is specified.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式