专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20110198923A1 POWER MANAGEMENT MECHANISM 有权
标题翻译：电力管理机制
公开(公告)号：US20110198923A1
公开(公告)日：2011-08-18
申请号：US12706849
申请日：2010-02-17
申请人： Hank CHENG , Bharath Upputuri
发明人： Hank CHENG , Bharath Upputuri
IPC分类号： H02J1/00
CPC分类号： G06F1/26 , G06F1/28 , G11C7/12 , H02M3/335 , Y10T307/406
摘要： An integrated circuit includes a global power supply node. A first power domain has a first power management circuit, which includes a local power supply node. A first power control circuit is capable of receiving an input signal. A second power control circuit has a higher current capacity than the first power control circuit. The first power control circuit and the second power control circuit are coupled to the local power supply node and the global power supply node. The input signal is configured to initiate a power sequence, e.g., a power up process or a power down process, in the first power control circuit. A first control signal generated by the first power control circuit is configured to initiate a power sequence in the second power control circuit.
摘要翻译：集成电路包括全局电源节点。第一电源域具有第一电源管理电路，其包括本地电源节点。第一功率控制电路能够接收输入信号。第二功率控制电路具有比第一功率控制电路更高的电流容量。第一功率控制电路和第二功率控制电路耦合到本地电源节点和全局电源节点。输入信号被配置为在第一功率控制电路中启动功率序列，例如上电过程或断电过程。由第一功率控制电路产生的第一控制信号被配置为启动第二功率控制电路中的功率序列。

2. 发明申请

US20120274135A1 POWER MANAGEMENT MECHANISM 有权
标题翻译：电力管理机制
公开(公告)号：US20120274135A1
公开(公告)日：2012-11-01
申请号：US13536819
申请日：2012-06-28
申请人： Hank CHENG , Bharath UPPUTURI
发明人： Hank CHENG , Bharath UPPUTURI
IPC分类号： H02J1/00
CPC分类号： G06F1/26 , G06F1/28 , G11C7/12 , H02M3/335 , Y10T307/406
摘要： An integrated circuit includes a global power supply node. A first power domain has a first power management circuit, which includes a local power supply node. A first power control circuit is capable of receiving an input signal. A second power control circuit has a higher current capacity than the first power control circuit. The first power control circuit and the second power control circuit are coupled to the local power supply node and the global power supply node. The input signal is configured to initiate a power sequence, e.g., a power up process or a power down process, in the first power control circuit. A first control signal generated by the first power control circuit is configured to initiate a power sequence in the second power control circuit.
摘要翻译：集成电路包括全局电源节点。第一电源域具有第一电源管理电路，其包括本地电源节点。第一功率控制电路能够接收输入信号。第二功率控制电路具有比第一功率控制电路更高的电流容量。第一功率控制电路和第二功率控制电路耦合到本地电源节点和全局电源节点。输入信号被配置为在第一功率控制电路中启动功率序列，例如上电过程或断电过程。由第一功率控制电路产生的第一控制信号被配置为启动第二功率控制电路中的功率序列。

3. 发明申请

US20120213013A1 MEMORY BUILDING BLOCKS AND MEMORY DESIGN USING AUTOMATIC DESIGN TOOLS 有权
标题翻译：使用自动设计工具的存储器构建块和存储器设计
公开(公告)号：US20120213013A1
公开(公告)日：2012-08-23
申请号：US13461571
申请日：2012-05-01
申请人： Subramani KENGERI , Chung-Cheng CHOU , Bharath UPPUTURI , Hank CHENG , Ming-Zhang KUO , Pey-Huey CHEN
发明人： Subramani KENGERI , Chung-Cheng CHOU , Bharath UPPUTURI , Hank CHENG , Ming-Zhang KUO , Pey-Huey CHEN
IPC分类号： G11C7/00 , G06F17/50
CPC分类号： G06F17/5045
摘要： The memory building blocks can be used in conjunction with ASIC automatic design tools to generate a memory macro (e.g., a memory array) using a known ASIC design flow including, for example, register transfer level (RTL), synthesis, automatic place and route (APR) and timing analysis.
摘要翻译：存储器构建块可以与ASIC自动设计工具结合使用，以使用已知ASIC设计流程来生成存储器宏（例如，存储器阵列），其包括例如寄存器传输级（RTL），合成，自动位置和路由（APR）和时序分析。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式