专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013026527A1 SUBSTRAT FÜR DEN AUFBAU ELEKTRONISCHER ELEMENTE 审中-公开
标题翻译：基板的电子元器件建设
公开(公告)号：WO2013026527A1
公开(公告)日：2013-02-28
申请号：PCT/EP2012/003315
申请日：2012-08-03
申请人： HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG , BENEDIKT, Michael , HINRICH, Andreas , STENGER, Thomas , DITZEL, Eckhard
发明人： BENEDIKT, Michael , HINRICH, Andreas , STENGER, Thomas , DITZEL, Eckhard
IPC分类号： H05K3/20 , H05K1/02 , H05K3/40
CPC分类号： H05K3/202 , H01L2924/0002 , H05K1/0209 , H05K1/029 , H05K3/4084 , H05K2201/09363 , H05K2201/10106 , H05K2201/10969 , H05K2203/0169 , H05K2203/0221 , H05K2203/175 , H01L2924/00
摘要： Die Erfindung betrifft ein laminiertes Substrat zur Montage und Kontaktierung von zwei oder mehr elektronischen Elementen (75) umfassend eine strukturierte erste elektrisch leitende Schicht (70), die mit einer strukturierten isolierenden Schicht (71, 87) laminiert ist, dadurch gekennzeichnet, dass das laminierte Substrat (1, 11, 21, 31, 81, 111, 131) zumindest zwei Einheiten (2, 62, 82, 112, 132) umfasst, wobei jede Einheit (2, 62, 82, 112, 132) zumindest eine Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) zur Bereitstellung elektrischer Energie und eine Aufnahmefläche (3, 63, 83, 113, 133) zur Montage von elektronischen Elementen (75) umfasst, wobei neben jeder Aufnahmefläche (3, 63, 83, 113, 133) zumindest eine benachbarte Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) angeordnet ist, die gemeinsam eine Einheit (2, 62, 82, 112, 132) bilden, und jede Aufnahmefläche (3, 63, 83, 113, 133) von der zumindest einen benachbarten Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) voneinander elektrisch isoliert ist und wobei die Aufnahmeflächen (3, 63, 83, 113, 133) und/oder die Elektroden (4, 5, 64, 65, 84, 114, 115, 134, 135) zumindest zweier benachbarter Einheiten (2, 62, 82, 112, 132) über eine Verbindung (19, 89, 124, 125, 144, 145) oder zwei Verbindungen (9, 69, 119, 139) derart miteinander elektrisch verbunden sind, dass die elektronischen Elemente (75) durch die Verbindung (19, 89, 124, 125, 144, 145) oder Verbindungen (9, 69, 119, 139) elektronisch parallel und/oder in Reihe schaltbar sind, wenn sie auf den Aufnahmeflächen (3, 63, 83, 113, 133) montiert und mit einer Elektrode (4, 5, 64, 65, 84, 114, 115, 134, 135) oder mit zwei Elektroden (4, 5, 64, 65, 84, 114, 115, 134, 135) derselben Einheit (2, 62, 82, 112, 132) kontaktiert sind. Die Erfindung betrifft auch eine elektronische Schaltung umfassend ein solches Substrat mit elektronischen Elementen, ein Laminat zur Herstellung eines solchen Substrats und ein Verfahren zur Herstellung eines solchen Substrats, aus einem solchen Laminat, bei dem das vorstrukturierte Laminat im Bereich der Verbindungen ausgeformt wird, wobei die Elektrode und die Aufnahmefläche oder die Elektroden und die Aufnahmefläche oder die Elektroden der gleichen vorstrukturierten Einheit dabei derart getrennt werden und Elektroden benachbarter vorstrukturierter Einheiten oder Aufnahmeflächen und/oder Elektroden benachbarter vorstrukturierter Einheiten derart elektrisch verbunden bleiben, dass ein Substrat mit Einheiten aufgebaut wird, auf dem elektronische Elemente parallel und/oder in Reihe geschaltet werden, wenn die elektronischen Elemente auf den Aufnahmeflächen mit einer Elektrode oder mit zwei Elektroden derselben Einheit kontaktiert werden.
摘要翻译：本发明涉及的层叠基板，用于安装并接触两个或更多个电子元件（75），其包括具有图案化的绝缘层（71，87）被层压图案化的第一导电层（70），其特征在于，层叠包括衬底（1，11，21，31，81，111，131）的至少两个单元（2，62，82，112，132），每个单元（2，62，82，112，132）的至少一个电极（ 4，5，64，65，84，114，115，134，135），用于安装电子元件（75），其特征在于，相邻的支撑表面提供电能，和接收表面（3，63，83，113，133）（3，63，83，113，133）的至少一个相邻的电极（4，5，64，65，84，114，115，134，135）被布置成，它们一起形成一个单元（2，62，82，112， 132）的形式，并且所述至少一个相邻的电极的每个接收表面（3，63，83，113，133）（4，5，64，65，84，114，115，134，135）vonein 另一种是电绝缘的，并且其中，所述接收表面（3，63，83，113，133）和/或所述电极（4，5，64，65，84，114，115，134，135）在至少两个相邻单元（2， 62，82，112，132）经由连接（19，89，124，125，144，145）或两个连杆（9，69，119，139）电连接在一起，使得电子元件（75）由连接（19，89，124，125，144，145）或化合物（9，69，119，139）电并联和/或串联地连接，如果它们（接收表面3，63，83，113上， 133）安装有相同的电极（4，5，64，65，84，114，115，134，135）或两个电极（4，5，64，65，84，114，115，134，135）单元（2，62，82，112，132）接触。本发明还涉及一种包含有电子元件例如基片，用于制造这样的基板和用于制造这样制成，其中在化合物，其中的区域中形成结构化预层压这样的层叠体的基板的制造方法的层叠体的电子电路电极和所述接收表面或电极和接收表面，或相同的预结构化单元的电极以这样的方式由此分离并使得所建立的具有单元中的基底相邻的结构化前单元或接收区域和/或邻近结构化前单元的电极的电极保持电连接电子元件和/或并联串联连接，当电子元件可与电极或与同一单元的两个电极的接收表面上接触。

2. 发明申请

WO2012059187A1 LAMINAT MIT INTEGRIERTEM ELEKTRONISCHEN BAUTEIL 审中-公开
标题翻译：带集成电子元件层压板
公开(公告)号：WO2012059187A1
公开(公告)日：2012-05-10
申请号：PCT/EP2011/005340
申请日：2011-10-24
申请人： HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG , KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , KOCK, Wulf , HINRICH, Andreas
发明人： KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , KOCK, Wulf , HINRICH, Andreas
IPC分类号： H01L23/13 , H01L23/373 , H01L23/498
CPC分类号： H05K1/0298 , H01L23/13 , H01L23/3735 , H01L23/498 , H01L33/60 , H01L2224/32013 , H01L2224/48091 , H01L2224/48465 , H01L2224/73265 , H05K3/10 , Y10T29/49155 , H01L2924/00014 , H01L2924/00
摘要： Die Erfindung betrifft Verfahren zur Herstellung eines Laminats zur Kontaktierung eines elektronischen Bauteils, bei dem zwischen einer ersten und einer zweiten Metallschicht eine isolierende Schicht angeordnet wird, die Metallschichten miteinander kontaktiert werden, in der isolierenden Schicht zumindest eine Aussparung erzeugt wird, die Metallschichten mit der isolierenden Schicht laminiert werden, in der ersten Metallschicht eine Ausnehmung zur Aufnahme des elektronischen Bauteils erzeugt wird, und das elektronische Bauteil darin eingesetzt wird. Die Erfindung betrifft auch ein mit einem solchen Verfahren hergestelltes Laminat, sowie dessen Verwendung als Platine, Sensor, LED-Lampe, Handybauteil, Steuerung, Regler oder Handy-Blitz-LED.
摘要翻译：本发明涉及的方法用于制造用于与电子元件接触的层叠体，绝缘层被布置在与第二金属层之间的第一，金属层彼此，在绝缘层中形成至少一个凹部接触时，与绝缘金属层用于容纳电子部件的凹部设置在所述第一金属层中产生，并且电子部件插入其中层被层叠。本发明还涉及通过这种方法层压板和其作为电路板，传感器，LED灯，移动部件，控制器，控制器或移动闪光LED使用制造的产品。

3. 发明申请

WO2012059186A1 CHIPINTEGRIERTE DURCHKONTAKTIERUNG VON MEHRLAGENSUBSTRATEN 审中-公开
标题翻译：通过多层基板的芯片上集成
公开(公告)号：WO2012059186A1
公开(公告)日：2012-05-10
申请号：PCT/EP2011/005304
申请日：2011-10-21
申请人： HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG , OSRAM OPTO SEMICONDUCTORS GMBH , KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , SCHUMANN, Michael
发明人： KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , SCHUMANN, Michael
IPC分类号： H05K1/18 , H05K3/40 , H01L33/60 , H01L33/62 , H01L23/498
CPC分类号： H05K1/183 , H01L23/13 , H01L23/36 , H01L24/32 , H01L33/486 , H01L33/60 , H01L2224/29339 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2224/83385 , H01L2224/8384 , H01L2924/12042 , H01L2924/14 , H05K3/00 , H05K3/4084 , H05K2201/0355 , H05K2201/10106 , H05K2201/2054 , H05K2203/0278 , H05K2203/049 , H05K2203/063 , H05K2203/1484 , Y10T29/49002 , H01L2924/00014 , H01L2924/00
摘要： Die Erfindung betrifft ein Verfahren zu Herstellung eines Laminats (1, 11) zur Kontaktierung wenigstens eines elektronischen Bauteils (6, 16), bei dem zwischen einer ersten Metallschicht (2, 12) und einer zweiten Metallschicht (3, 18 ) eine isolierende Schicht (4, 14) angeordnet wird, die Metallschichten in zumindest einem Kontaktbereich miteinander elektrisch kontaktiert werden, in der isolierenden Schicht eine Aussparung im Kontaktbereich erzeugt wird oder Aussparungen in den Kontaktbereichen erzeugt werden, zumindest in der ersten Metallschicht wenigstens eine Prägung und/oder wenigstens eine Ausbeulung im Kontaktbereicht erzeugt wird, wobei in den Bereichen der wenigstens einen Prägung und/oder Ausbeulung der Abstand der beiden Metallschichten zueinander reduziert wir, die Metallschichten mit der isolierenden Schicht laminiert werden, wobei die Abmessungen zumindest einer Prägung und/oder zumindest einer Ausbeulung zur Aufnahme wenigstens eines elektronischen Bauteils ausreicht oder ausreichen, zumindest in ein elektronisches Bauteil in wenigstens eine Prägung und/oder wenigstens eine Ausbeulung eingesetzt und dort leitend verbunden wird, so dass das elektronische Bauteil vollumfänglich aufgenommen wird und bezogen auf die Höhe (H) des elektronischen Bauteils zumindest teilweise in die Prägung oder die Ausbeulung aufgenommen wird. Die Erfindung betrifft auch ein Laminat zur Kontaktierung eines elektronischen Bauteils, insbesondere hergestellt mit einem solchen Verfahren.
摘要翻译：本发明涉及一种方法，用于接触至少一个电子部件（6,16），产生的层叠体（1，11），其中第一金属层（2,12）和第二金属层（3，18）的绝缘层之间（ 4，14被放置），金属层接触在至少一个接触部相互电，在接触区域中产生在绝缘层中的凹部或凹部在接触区域产生的，至少在所述第一金属层，至少一个压印和/或至少一个凸起在Kontaktbereicht产生，其中在所述至少一个压花和/或所述两个金属层之间的距离的凸出的区域，我们减少到彼此中，金属层被层叠有绝缘层，其中至少一个的尺寸压花和/或用于至少容纳至少一个隆起足够的电子部件的或足够，至少在压花和/或使用的至少一个凸起和至少一个电子部件连接有导通，从而使所述电子部件的方式全部并入，并根据所述电子元件的至少部分在压花或高度（H）凸起被接收。本发明还涉及一种用于接触的电子部件，特别是通过这样的方法制造的层压材料。

4. 发明申请

WO2012152364A1 SUBSTRAT MIT ELEKTRISCH NEUTRALEM BEREICH 审中-公开
标题翻译：随着电动RANGE中性载体
公开(公告)号：WO2012152364A1
公开(公告)日：2012-11-15
申请号：PCT/EP2012/001665
申请日：2012-04-18
申请人： HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG , HEILMANN, Albert , REUL, Roland , KLEIN, Andreas , SCHÄFER, Michael , MALKMUS, Stefan , KRÜGER, Frank , DITZEL, Eckhard , SCHMITT, Wolfgang , ECKARDT, Tanja , KASTNER, Albert , SCHOLL, Thomas
发明人： HEILMANN, Albert , REUL, Roland , KLEIN, Andreas , SCHÄFER, Michael , MALKMUS, Stefan , KRÜGER, Frank , DITZEL, Eckhard , SCHMITT, Wolfgang , ECKARDT, Tanja , KASTNER, Albert , SCHOLL, Thomas
IPC分类号： H01L33/62 , H01L33/64 , H01L23/36 , H01L23/373 , H01L23/492
CPC分类号： H01L33/62 , H01L23/3735 , H01L33/641 , H01L33/642 , H01L2224/73265 , H01L2933/0075 , H05K1/0203 , H05K1/05 , H05K2201/10106 , H05K2201/10969 , H01L2224/48091 , H01L2924/00014
摘要： Die Erfindung betrifft ein Substrat zur Aufnahme zumindest eines elektronischen Elements, insbesondere zumindest eines Halbleiterelements, umfassend eine elektrisch leitfähige erste Schicht zur Kontaktierung des Elements, eine wärmeleitende zweite Schicht zum Abführen von Wärme vom Element und eine elektrisch isolierende dritte Schicht, die zwischen der ersten Schicht und der zweiten Schicht angeordnet ist, so dass die dritte Schicht die erste Schicht von der zweiten Schicht elektrisch isoliert, wobei die dritte Schicht eine Dünnschicht oder eine Glaskeramik oder eine mit Keramik-Pulver gefüllte Polymer-Matrix ist. Die Erfindung betrifft auch ein elektronisches Bauelement, insbesondere Halbleiterbauelement, umfassend zumindest ein Halbleiterelement und ein solches Substrat, wobei das Halbleiterelement auf einer ersten Seite flächig mit der ersten Schicht elektrisch leitend verbunden ist, vorzugsweise über ein Lot, einen leitfähigen Kleber oder eine Silbersinterverbindung und ein Verfahren zur Herstellung eines solchen Substrats, wobei auf eine erste elektrisch leitfähige Schicht eine dritte elektrisch isolierende Schicht durch Sputtern, Aufdampfen, physikalische Gasphasenabscheidung (PVD), chemische Gasphasenabscheidung (CVD), Laminieren, Aufkleben, Auflöten oder ein Druckverfahren, insbesondere ein Siebdruckverfahren, aufgebracht wird und dass auf die dritte Schicht eine zweite wärmeleitende Schicht durch PVD, Sputtern, Laminieren, Aufkleben, Auflöten, Niedertemperatur-Silbersintern oder ein Druckverfahren, insbesondere ein Siebdruckverfahren, derart aufgebracht wird, dass die zweite Schicht mit der ersten Schicht keinen elektrischen Kontakt hat.
摘要翻译：本发明涉及一种基片，用于接收至少一个电子元件，特别是至少一个半导体元件，其包括导电的第一层的部件，用于从所述元件去除热量和热导电性的第二层接触的电绝缘的第一层之间的第三层和所述第二层被布置成使得所述第三层，从电隔离的第二层中的第一层，其中所述第三层是薄膜或玻璃陶瓷或陶瓷粉末的聚合物基质酿。本发明还涉及一种电子部件，在包括至少一个半导体元件特定半导体器件，这样的衬底，所述半导体元件是平面的导电连接在第一侧上与所述第一层，优选为焊料，导电性粘接剂或银间化合物和用于制造这样的衬底的方法中，第一导电层通过溅射，气相沉积，物理气相沉积（PVD），化学气相沉积（CVD），层压的第三电绝缘层，施加胶水，焊接或印刷法，特别是丝网印刷法，那就是第三层，通过PVD法，溅射法，层压，粘合，钎焊，银或印刷法的低温烧结，特别是丝网印刷方法被施加，使得所述第二滑雪的第二导热层 CHT具有与第一层不电接触。

5. 发明申请

WO2013127420A1 SUBSTRAT MIT VERGRÖSSERTER CHIPINSEL 审中-公开
标题翻译：具有增强CHIP ISLAND衬底
公开(公告)号：WO2013127420A1
公开(公告)日：2013-09-06
申请号：PCT/EP2012/005365
申请日：2012-12-22
申请人： HERAEUS MATERIALS TECHNOLOGY GMBH & CO. KG
发明人： WALTER, Siegfried , DITZEL, Eckhard
IPC分类号： H01L23/495
CPC分类号： H01L23/49541 , H01L2224/48091 , H01L2224/48247 , H01L2924/00014
摘要： Die Erfindung betrifft ein bandförmiges Trägersubstrat zur Montage mehrerer Halbleiterchips umfassend eine elektrisch leitende Schicht, die durch Ausnehmungen in den Schichten strukturiert ist, wobei die Ausnehmungen mehrere gleichförmige Einheiten im Trägersubstrat bilden und jede Einheit eine Aufnahmefläche zur Montage zumindest eines Halbleiterchips, einen Restbereich und zwei Elektroden zur Kontaktierung des Halbleiterchips umfasst, die durch die Ausnehmungen vorstrukturiert sind, wobei die Aufnahmeflächen zwischen den Elektroden der gleichen Einheit angeordnet sind und das Trägersubstrat durch eine Parkettierung der Einheiten gebildet ist, bei dem die Aufnahmeflächen, die Restbereiche und die Elektroden durch derart schmale Stege miteinander verbunden sind, dass durch Ausstanzen der Stege mit kompakten Stanzwerkzeugen die Aufnahmeflächen von den Elektroden elektrisch isolierbar und die Elektroden und Aufnahmeflächen der Einheiten von den Restbereichen trennbar sind, und zumindest zwei Stege, die die Elektroden mit den Restbereichen verbinden, im Bereich von Ecken der Einheiten angeordnet sind. Die Erfindung betrifft auch ein elektronisches Bauelement umfassend zwei Elektroden und eine Aufnahmefläche, hergestellt aus einem solchen Trägersubstrat, bei dem zumindest ein Halbleiterchip auf der Aufnahmefläche befestigt ist, der über Bonddrähte mit den Elektroden elektrisch kontaktiert ist. Ferner betrifft die Erfindung auch ein Verfahren zur Herstellung eines bandförmigen Trägersubstrats und zur Herstellung eines elektronischen Bauelements.
摘要翻译：本发明涉及一种带状载体基板用于安装多个半导体芯片包括导电层是通过在所述层的凹部，其中，所述凹部形成在所述载体基片的多个统一单元的装置结构，并且每个单元具有用于安装至少一个半导体芯片，剩余部分和两个电极接收表面包括用于接触所述半导体芯片通过所述凹部被预结构化，其特征在于，同一单元的电极之间的接收表面被布置成与所述载体基片是由单元的平铺形成，其中所述接收表面上，剩余区域和所述电极由这样的窄条带一起被连接，使得在接收表面电绝缘，并且单元的电极与接收表面是通过切割，其余区域的电极的紧凑冲压工具腹板可分离，并其中电极连接到的区域的其余部分的至少两个腹板布置在单元的角部的区域。本发明还涉及一种电子装置，包括两个电极和由这种载体衬底的接收表面，其中至少一个半导体芯片安装在接收表面，其通过电连接到电极接合线接触上。此外，本发明还涉及一种用于生产带状支承基板，和用于制造电子设备。

6. 发明公开

EP2449606A1 OPTOELEKTRONISCHES BAUTEIL 有权
标题翻译： OPTO电子元件
公开(公告)号：EP2449606A1
公开(公告)日：2012-05-09
申请号：EP10720929.8
申请日：2010-05-28
申请人： OSRAM Opto Semiconductors GmbH , Heraeus Materials Technology GmbH & Co. KG
发明人： ZITZLSPERGER, Michael , DITZEL, Eckhard , SORG, Jörg, Erich
IPC分类号： H01L33/48 , H01L33/52 , H01L33/54
CPC分类号： H01L33/486 , H01L33/38 , H01L33/52 , H01L33/54 , H01L2224/48091 , H01L2924/00014
摘要： The invention relates to an optoelectronic component, comprising a connection carrier (1) having an electrically insulating film (3) on an upper side (1c) of the connection carrier (1), an optoelectronic semiconductor chip (8) on the upper side (1c) of the connection carrier (1), a recess (5) in the electrically insulating film (3) that frames the optoelectronic semiconductor chip (8), and a cast body (10) surrounding the optoelectronic semiconductor chip (8), wherein a bottom surface (32) of the recess (5) is formed at least regionally by the electrically insulating film (3), the cast body (10) extends at least regionally up to an outer edge (51) of the recess (5) facing the optoelectronic semiconductor chip (8), and the recess (5) is at least regionally free of the cast body (10).

7. 发明公开

EP2820673A1 SUBSTRAT MIT VERGRÖSSERTER CHIPINSEL 有权
标题翻译：具有增强CHIP ISLAND衬底
公开(公告)号：EP2820673A1
公开(公告)日：2015-01-07
申请号：EP12816652.7
申请日：2012-12-22
申请人： Heraeus Materials Technology GmbH & Co. KG
发明人： WALTER, Siegfried , DITZEL, Eckhard
IPC分类号： H01L23/495
CPC分类号： H01L23/49541 , H01L2224/48091 , H01L2224/48247 , H01L2924/00014
摘要： The invention relates to a tape-type carrier substrate for mounting a plurality of semiconductor chips comprising an electrically conductive layer structured by cutouts in the layers, wherein the cutouts form a plurality of uniform units in the carrier substrate and each unit comprises a receiving area for mounting at least one semiconductor chip, a residual region and two electrodes for making contact with the semiconductor chip, which are prestructured by the cutouts, wherein the receiving areas are arranged between the electrodes of the same unit and the carrier substrate is formed by a parqueting of the units, in which the receiving areas, the residual regions and the electrodes are connected to one another by webs that are so narrow that, by means of the webs being stamped out using compact stamping tools, the receiving areas can be electrically insulated from the electrodes and the electrodes and receiving areas of the units can be separated from the residual regions, and at least two webs that connect the electrodes to the residual regions are arranged in the region of corners of the unit. The invention also relates to an electronic component comprising two electrodes and a receiving area, produced from such a carrier substrate, in which at least one semiconductor chip is fixed on the receiving area, said at least one semiconductor chip being electrically contact-connected to the electrodes by means of bonding wires. Furthermore, the invention also relates to a method for producing a tape-type carrier substrate and for producing an electronic component.

8. 发明公开

EP2636287A1 CHIPINTEGRIERTE DURCHKONTAKTIERUNG VON MEHRLAGENSUBSTRATEN 审中-公开
标题翻译：芝加哥革命妇女组织
公开(公告)号：EP2636287A1
公开(公告)日：2013-09-11
申请号：EP11778799.4
申请日：2011-10-21
申请人： Heraeus Materials Technology GmbH & Co. KG , OSRAM Opto Semiconductors GmbH
发明人： KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , SCHUMANN, Michael
IPC分类号： H05K1/18 , H05K3/40 , H01L33/60 , H01L33/62 , H01L23/498
CPC分类号： H05K1/183 , H01L23/13 , H01L23/36 , H01L24/32 , H01L33/486 , H01L33/60 , H01L2224/29339 , H01L2224/48091 , H01L2224/48227 , H01L2224/48465 , H01L2224/73265 , H01L2224/83385 , H01L2224/8384 , H01L2924/12042 , H01L2924/14 , H05K3/00 , H05K3/4084 , H05K2201/0355 , H05K2201/10106 , H05K2201/2054 , H05K2203/0278 , H05K2203/049 , H05K2203/063 , H05K2203/1484 , Y10T29/49002 , H01L2924/00014 , H01L2924/00
摘要： A laminate and method for producing the laminate are provided for contacting at least one electronic component. An insulating layer is laminated between first and second metal layers electrically contacted to each other in at least one contact region. At least one recess in the contact region is generated with at least one embossing and/or bulging in the first metal layer. The distance between the two metal layers is reduced, such that dimensions of the embossing/bulging are sufficient for taking up the electronic component, which is inserted and connected into the embossing/bulging in a conductive manner therein. The electronic component is taken up in the embossing/bulging entirely with respect to its circumference and at least partly with respect to the height (H) of the electronic component. The laminate may be used as a circuit board, sensor, LED lamp, mobile phone component, control, or regulator.
摘要翻译：提供层压体和用于制造层压体的方法用于使至少一个电子部件接触。在至少一个接触区域中彼此电接触的第一和第二金属层之间层压绝缘层。在第一金属层中产生至少一个压花和/或凸起的接触区域中的至少一个凹部。两个金属层之间的距离减小，使得压花/凸起的尺寸足以用于将导电方式插入并连接到压花/凸起中的电子部件。电子部件相对于其圆周以至少部分地相对于电子部件的高度（H）整体地被压花/凸起吸收。层压板可用作电路板，传感器，LED灯，手机部件，控制或调节器。

9. 发明公开

EP2636061A1 LAMINAT MIT INTEGRIERTEM ELEKTRONISCHEN BAUTEIL 审中-公开
标题翻译：带集成电子元件层压板
公开(公告)号：EP2636061A1
公开(公告)日：2013-09-11
申请号：EP11785581.7
申请日：2011-10-24
申请人： Heraeus Materials Technology GmbH & Co. KG
发明人： KLEIN, Andreas , DITZEL, Eckhard , KRUEGER, Frank , KOCK, Wulf , HINRICH, Andreas
IPC分类号： H01L23/13 , H01L23/373 , H01L23/498
CPC分类号： H05K1/0298 , H01L23/13 , H01L23/3735 , H01L23/498 , H01L33/60 , H01L2224/32013 , H01L2224/48091 , H01L2224/48465 , H01L2224/73265 , H05K3/10 , Y10T29/49155 , H01L2924/00014 , H01L2924/00
摘要： The invention relates to methods for producing a laminate that is for contacting at least one electronic component. In said method, an insulating layer is arranged between a first metal layer and a second metal layer, the metal layers are contacted with each other, at least one cavity is produced in the insulating layer, the metal layers are laminated with the insulating layer, a recess is produced in the first metal layer for receiving the electronic component, and the electronic component is inserted therein. The invention also relates to a laminate produced by such a method, and to the use thereof as a circuit board, sensor, LED lamp, mobile phone component, control system, controller or mobile phone flash LED.

10. 发明授权

EP1925192B1 LAMINIERTES SUBSTRAT FÜR DIE MONTAGE VON ELEKTRONISCHEN BAUTEILEN 有权
标题翻译：积层基板的电子元件的装配
公开(公告)号：EP1925192B1
公开(公告)日：2012-04-25
申请号：EP06791940.7
申请日：2006-09-08
申请人： Heraeus Materials Technology GmbH & Co. KG
发明人： DITZEL, Eckhard , WALTER, Siegfried , GRESCH, Manfred
IPC分类号： H05K3/00 , H05K3/20 , H05K3/40 , H05K3/46 , H05K3/32 , H01L23/50 , H01L23/495 , H01L23/498 , H01L21/48
CPC分类号： H05K3/0097 , H01L23/49861 , H01L2924/0002 , H05K1/0393 , H05K3/0052 , H05K3/202 , H05K3/4084 , H05K3/4092 , H05K2201/0397 , H05K2203/1545 , Y10T156/1049 , Y10T428/24008 , Y10T428/24281 , Y10T428/24289 , H01L2924/00
摘要： The invention relates to a laminated substrate producing method for mounting semiconductor chips, wherein at least respective metal and plastic structure films having respective different recurrent contour are laminated together in such a way that a material strip is obtained and said lamination is followed by perforations or cuttings, the inventive method is characterised by at least one of the following steps: A) the films are structured in such a way that the superposition thereof makes it possible to obtain the areas which are devoid of overlap through the total thickness thereof; B) the films are not laminated through the total thickness of the laminate in partly recurrent areas; and C) the reccurent cross-sections of the reccurent contours are curved from the surface of the laminated strip starting from said laminate.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式