会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US07119583B2 Phase detector and method having hysteresis characteristics 有权
    • Phase detector and method having hysteresis characteristics
    • 相位检测器和方法具有滞后特性
    • US07119583B2
    • 2006-10-10
    • US10816178
    • 2004-03-31
    • Gary Johnson , Wen Li
    • Gary Johnson , Wen Li
    • G01R25/00
    • H03D13/004
    • A phase detector generates a first output signal if a feedback clock signal leads a reference clock signal by more than a first time. The phase detector generates a second output signal if the feedback clock signal lags the reference clock signal by more than a second time. If the feedback clock signal either leads the reference clock signal by less than the first time or lags the reference clock signal by less than the second time, neither output signal is generated. The phase detector may be used in a delay-lock loop in which the first and second output signals increase or decrease a delay of the reference clock signal by respective first and second delay increments. In such case, the each of the first and second delay increments should be less than the sum of the first and second times.
    • 如果反馈时钟信号超过第一次引导参考时钟信号，则相位检测器产生第一输出信号。 如果反馈时钟信号比第二次滞后于参考时钟信号，则相位检测器产生第二输出信号。 如果反馈时钟信号通过小于第一次引导参考时钟信号或者将参考时钟信号滞后小于第二次，则不会产生输出信号。 相位检测器可以用在延迟锁定环路中，其中第一和第二输出信号通过相应的第一和第二延迟增量来增加或减小参考时钟信号的延迟。 在这种情况下，第一和第二延迟增量中的每个应该小于第一次和第二次的和。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 2. 发明授权
      US07336106B2 Phase detector and method having hysteresis characteristics 有权
    • Phase detector and method having hysteresis characteristics
    • 相位检测器和方法具有滞后特性
    • US07336106B2
    • 2008-02-26
    • US11505564
    • 2006-08-16
    • Gary Johnson , Wen Li
    • Gary Johnson , Wen Li
    • G01R25/00
    • H03D13/004
    • A phase detector generates a first output signal if a feedback clock signal leads a reference clock signal by more than a first time. The phase detector generates a second output signal if the feedback clock signal lags the reference clock signal by more than a second time. If the feedback clock signal either leads the reference clock signal by less than the first time or lags the reference clock signal by less than the second time, neither output signal is generated. The phase detector may be used in a delay-lock loop in which the first and second output signals increase or decrease a delay of the reference clock signal by respective first and second delay increments. In such case, the each of the first and second delay increments should be less than the sum of the first and second times.
    • 如果反馈时钟信号超过第一次引导参考时钟信号，则相位检测器产生第一输出信号。 如果反馈时钟信号比第二次滞后于参考时钟信号，则相位检测器产生第二输出信号。 如果反馈时钟信号通过小于第一次引导参考时钟信号或者将参考时钟信号滞后小于第二次，则不会产生输出信号。 相位检测器可以用在延迟锁定环路中，其中第一和第二输出信号通过相应的第一和第二延迟增量来增加或减小参考时钟信号的延迟。 在这种情况下，第一和第二延迟增量中的每个应该小于第一次和第二次的和。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 4. 发明申请
      US20050218937A1 Phase detector and method having hysteresis characteristics 有权
    • Phase detector and method having hysteresis characteristics
    • 相位检测器和方法具有滞后特性
    • US20050218937A1
    • 2005-10-06
    • US10816178
    • 2004-03-31
    • Gary Johnson , Wen Li
    • Gary Johnson , Wen Li
    • H03D3/00 , H03D13/00
    • H03D13/004
    • A phase detector generates a first output signal if a feedback clock signal leads a reference clock signal by more than a first time. The phase detector generates a second output signal if the feedback clock signal lags the reference clock signal by more than a second time. If the feedback clock signal either leads the reference clock signal by less than the first time or lags the reference clock signal by less than the second time, neither output signal is generated. The phase detector may be used in a delay-lock loop in which the first and second output signals increase or decrease a delay of the reference clock signal by respective first and second delay increments. In such case, the each of the first and second delay increments should be less than the sum of the first and second times.
    • 如果反馈时钟信号超过第一次引导参考时钟信号，则相位检测器产生第一输出信号。 如果反馈时钟信号比第二次滞后于参考时钟信号，则相位检测器产生第二输出信号。 如果反馈时钟信号通过小于第一次引导参考时钟信号或者将参考时钟信号滞后小于第二次，则不会产生输出信号。 相位检测器可以用在延迟锁定环路中，其中第一和第二输出信号通过相应的第一和第二延迟增量来增加或减小参考时钟信号的延迟。 在这种情况下，第一和第二延迟增量中的每个应该小于第一次和第二次的和。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号