专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

DE60232563D1 未知
公开(公告)号：DE60232563D1
公开(公告)日：2009-07-23
申请号：DE60232563
申请日：2002-01-16
申请人： FUJI ELECTRIC CO LTD
发明人： KITAMURA AKIO
IPC分类号： H01L21/8238 , H01L27/092
摘要： The object of the present invention is to prevent elements in a triple-well MOS transistor from being destroyed due to an increase in current consumption or a thermal runaway of a parasitic bipolar transistor. In a triple-well NMOS transistor 311 comprising a P well area 22 formed within an N well area 28 and a MOSFET formed in the P well area 22, an impurity-diffused area 29 having a lower impurity concentration than an N drain area 25 is formed close to the N drain area 25, thereby restraining substrate current. The impurity concentration of the P well area 22 is increased to reduce the current gain of a parasitic bipolar transistor. To further reduce the current gain, a punch-through stopper area may be formed. The impurity concentration of the impurity-diffused area 29 is set to equal that of an N- LDD area 31 of a fine CMOS device integrated on the same substrate 1. These areas are formed during a single ion injection step.

2. 发明专利

DE19541497B4 未知
公开(公告)号：DE19541497B4
公开(公告)日：2009-02-05
申请号：DE19541497
申请日：1995-11-07
申请人： FUJI ELECTRIC CO LTD
发明人： KITAMURA AKIO , FUJISHIMA NAOTO
IPC分类号： H01L29/78 , H01L21/60 , H01L23/482 , H01L29/06 , H01L29/10 , H01L29/417
摘要： A lateral field effect transistor includes a semiconductor substrate, a source region further with source region stripes formed on the semiconductor substrate, and a drain region with drain region stripes formed on the semiconductor substrate and spaced laterally from the source region stripes. In addition, the lateral field effect transistor includes a source electrode having a first source electrode layer connected to the source region via a source contact and a second source electrode layer straddling the source region stripes and the drain region stripes. The first source electrode layer and the second source electrode layer are separated by an inter-layer insulation film and connected via a source connection hole formed through the inter-layer insulation film. In addition, the lateral field effect transistor includes a drain electrode having a first drain electrode layer connected to the drain region via a drain contact and a second drain electrode layer straddling the source region stripes and the drain region stripes. The first drain electrode layer and the second drain electrode layer are separated by an inter-layer insulation film and connected via a drain connection hole formed through the inter-layer insulation film. The lateral field effect transistor also includes a source pad disposed on the second source electrode layer and a drain pad disposed on the second drain electrode layer.

3. 发明专利

DE10210662A1 Power semiconducting component has length of gate electrode layer on first isolation film and total isolation film thickness directly beneath gate electrode tip that exceed/equal lower limits 未知
公开(公告)号：DE10210662A1
公开(公告)日：2002-09-19
申请号：DE10210662
申请日：2002-03-12
申请人： FUJI ELECTRIC CO LTD
发明人： FUJISHIMA NAOTO , KITAMURA AKIO , TADA GEN , SAITO MASARU
IPC分类号： H01L29/41 , H01L21/3205 , H01L23/52 , H01L29/06 , H01L29/08 , H01L29/40 , H01L29/417 , H01L29/423 , H01L29/78
摘要： The device has a high standing voltage lateral MISFET element with a channel zone on a main substrate surface, a source zone in the channel zone, a drain zone separated from the channel zone by a drain-drift zone and drain, gate and source electrode layers. The gate electrode layer length on a first isolation film and the total isolation film thickness directly beneath the gate electrode layer tip exceed or equal lower limits. The device has a high standing voltage lateral MISFET element with a channel zone (2) of a first conductivity type on a main surface side of a substrate (1), a source zone (3) of a second conductivity type within the channel zone, a drain zone (6) of second conductivity type separated from the channel zone by a drain-drift zone (5) of second type, drain, gate and source electrode layers (12,9,6). The length of the gate electrode layer on a first isolation film and the total isolation film thickness directly beneath the tip of the gate electrode layer exceed or equal lower threshold values.

4. 发明专利

DE69418365T2 未知
公开(公告)号：DE69418365T2
公开(公告)日：1999-09-16
申请号：DE69418365
申请日：1994-02-14
申请人： FUJI ELECTRIC CO LTD
发明人： FUJISHIMA NAOTO , KITAMURA AKIO
IPC分类号： H01L29/06 , H01L29/417 , H01L29/78 , H01L29/772 , H01L29/08 , H01L29/41
摘要： A high voltage MIS field effect transistor includes a semiconductor substrate of a first conductivity type; a semiconductor layer of a second conductivity type formed on an obverse surface side of said semiconductor substrate; a base layer of the first conductivity type formed in said semiconductor layer; a source layer of the second conductivity type formed in said base layer; a source electrode abutting said source layer; a gate electrode formed in such a manner as to extend from said source layer to said semiconductor layer via an insulating gate film; a drain section including a drain layer of the second conductivity type formed in said semiconductor layer; said drain section including a plurality of parallel regions and having its periphery surrounded by said gate electrode and said source electrode; a first drain pad opening portion in a first parallel region of said plurality of parallel regions; and a second drain pad opening portion in a second parallel region of said plurality of parallel regions adjacent to said first parallel region; wherein said first drain pad portion is offset outwardly in a lengthwise direction of said respective parallel regions with respect to said second drain pad opening portion, and a width of a portion of said first parallel region where said fist drain pad opening portion is not formed, is set to be smaller than a width of said first parallel region where said first drain pad opening portion is formed.

5. 发明专利

DE19606105A1 Back-source power MOSFET for power integrated circuit or discrete module 未知
公开(公告)号：DE19606105A1
公开(公告)日：1996-08-22
申请号：DE19606105
申请日：1996-02-19
申请人： FUJI ELECTRIC CO LTD
发明人： KITAMURA AKIO , FUJISHIMA NAOTO
IPC分类号： H01L21/8234 , H01L27/08 , H01L27/088 , H01L27/092 , H01L29/06 , H01L29/417 , H01L29/78 , H01L27/06
摘要： The MOSFET includes an n-type semiconductor substrate (101), and a p-type base layer (102) formed on a surface of the substrate. An n-type source zone (104) is formed in the base layer and is connected with the substrate while an n-type drain-drift zone (105) is formed in the base layer. An n-type drain zone (106) is formed in the drain-drift zone, and a gate electrode (107) is formed on a gate insulating film (108) on a section of the base layer between the source zone and the drain-drift zone. Also provided are respective drain (111) and source electrodes.

6. 发明专利

DE19539541A1 Lateral trench MISFET for e.g. integrated control circuit of motor or liquid crystal display 未知
公开(公告)号：DE19539541A1
公开(公告)日：1996-05-02
申请号：DE19539541
申请日：1995-10-24
申请人： FUJI ELECTRIC CO LTD
发明人： FUJISHIMA NAOTO , KITAMURA AKIO
IPC分类号： H01L21/336 , H01L29/06 , H01L29/417 , H01L29/78
摘要： The MISFET includes an n-type semiconductor layer (101) on a surface of which is formed a trench (102). A base zone (108) of p-type conductivity is formed in another section of the semiconductor layer, different from that containing the trench. An n-type source zone is formed in a part of the surface layer of the base zone. A gate electrode (107) is located on a gate insulating film (106) over a section of the base zone between the semiconductor layer and the source zone. A source electrode contacts both the source and base zones. A drain zone (103) is formed under the trench bottom, and the side walls of the trench are coated with an insulating film (104). The trench contains conductive material (105) contacting the drain zone.

7. 发明专利

DE19711729B4 Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung 未知
公开(公告)号：DE19711729B4
公开(公告)日：2017-10-26
申请号：DE19711729
申请日：1997-03-20
申请人： FUJI ELECTRIC CO LTD
发明人： KITAMURA AKIO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/10
摘要： Horizontal-Feldeffekttransistor, umfassend – ein Halbleitersubstrat (101) eines ersten Leitungstyps, – eine in der Oberfläche des Substrats (101) ausgebildete Wannenzone (102) eines zweiten Leitungstyps, – in der Wannenzone ausgebildete, voneinander getrennte Source- und Drainzonen (103, 104) des ersten Leitungstyps, – eine unter Zwischenlage eines Gateisolierfilms (107) auf der Oberfläche des Substrats zwischen der Source- und der Drainzone angeordnete Gateelektrode, – einen nahe der Drainzone (104) unter der Gateelektrode (108) zur Verringerung elektrischer Felder ausgebildeten dicken Isolierfilm (109), – eine mit der Sourcezone (103) im Kontakt stehende Sourceelektrode (111), – eine mit der Drainzone (104) im Kontakt stehende Drainelektrode (112), und – zwei Offsetzonen (106, 110; 106, 110'; 106', 110') des ersten Leitungstyps, die so ausgebildet sind, dass sie die Drainzone (104) berühren und ihre beiden der Sourcezone (103) zugewandten Enden gegeneinander versetzt sind, wobei die beiden Offsetzonen (106, 110; 106, 110; 106', 110) unterschiedliche Oberflächenstörstellenkonzentrationen aufweisen und diejenige (106; 106') mit der geringeren Oberflächenstörstellenkonzentration dichter an die Sourcezone (103) heranreicht als andere, dadurch gekennzeichnet, dass die Offsetzone (110) mit der höheren Oberflächenstörstellenkonzentration sich über den dicken Isolierfilm (109) hinaus in Richtung der Sourcezone (103) erstreckt.

8. 发明专利

DE19539541B4 Lateraler Trench-MISFET und Verfahren zu seiner Herstellung 未知
公开(公告)号：DE19539541B4
公开(公告)日：2017-06-01
申请号：DE19539541
申请日：1995-10-24
申请人： FUJI ELECTRIC CO LTD
发明人： FUJISHIMA NAOTO , KITAMURA AKIO
IPC分类号： H01L29/78 , H01L21/336 , H01L29/06 , H01L29/417
摘要： Lateraler Trench-MISFET, umfassend: eine Halbleiterschicht (101) eines ersten Leitungstyps, einen in der Oberflächenschicht der Halbleiterschicht ausgebildeten Trench (102), an dessen Seitenflächen ein Seitenwandisolierfilm (104) ausgebildet ist, eine Basiszone (108) eines zweiten Leitungstyps, die in einem anderen Abschnitt der Halbleiterschicht als dem Abschnitt ausgebildet ist, in welchem sich der Trench befindet, eine Sourcezone (109) des ersten Leitungstyps, die in einem Teil der Oberflächenschicht der Basiszone ausgebildet ist, eine Gateelektrode (107), die auf einem Gateisolierfilm (106) über einem Abschnitt der Basiszone angeordnet ist, der sich zwischen dem Trench (102) und der Sourcezone erstreckt, eine Sourceelektrode, die so angeordnet ist, daß sie die Sourcezone und die Basiszone kontaktiert, eine unter dem Boden des Trenchs (102) ausgebildete Drainzone (103) des ersten Leitungstyps, und ein in dem Trench angeordnetes, die Drainzone kontaktierendes leitendes Material (105), dadurch gekennzeichnet, daß der laterale Trench-MISFET mehrere Trenches aufweist, wobei im Bereich jedes Trenchs jeweils eine Basiszone vorgesehen ist.

9. 发明专利

DE10315176B4 Überspannungsschutzschaltung 未知
公开(公告)号：DE10315176B4
公开(公告)日：2014-04-24
申请号：DE10315176
申请日：2003-04-03
申请人： FUJI ELECTRIC CO LTD
发明人： NISHIKAWA MUTSUO , UEYANAGI KATSUMICHI , UEMATSU KATSUYUKI , KITAMURA AKIO
IPC分类号： H01L23/60 , H01L27/04 , G05F1/10 , H01L21/822 , H01L21/8238 , H01L23/62 , H01L27/02 , H01L27/06 , H01L27/088 , H01L27/092 , H01L29/866 , H02H3/20 , H02H9/00
摘要： Überspannungsschutzschaltung, umfassend: einen externen Speisespannungsanschluß (11) zum Anlegen einer von außen gelieferten Speisespannung Vcc; einen Masseanschluß (12) zum Anlegen eines Massepotentials von außen; einen internen Speisespannungsanschluß (13) zur Lieferung der von außen angelegten Speisespannung Vcc an eine zu schützende integrierte Schaltung (5); eine aus der Reihenschaltung einer Zenerdiode (23) mit einem ersten Widerstandselement (21) bestehende Spannungsteilereinheit (2) zwischen dem externen Speisespannungsanschluß (11) und dem Masseanschluß (12); wobei die Anode der Zenerdiode (23) mit dem Masseanschluß (12) verbunden ist und die Kathode der Zenerdiode (23) mit einem Ende des ersten Widerstandselements (21) verbunden ist, und wobei das andere Ende des ersten Widerstandselements (21) mit dem externen Speisespannungsanschluß (11) verbunden ist; eine Signalgeneratoreinheit (3) bestehend aus einer zwischen den externen Speisespannungsanschluß (11) und den Masseanschluß (12) geschalteten Reihenschaltung eines zweiten Widerstandselements (32) mit einem ersten MOS-Transistor (31) hoher Durchbruchsspannung, dessen Sourceanschluß mit dem externen Speisespannungsanschluß (11) verbunden ist, dessen Drainanschluß mit dem zweiten Widerstandselement (32) verbunden ist und dessen Gateanschluß mit der Kathode der Zenerdiode (23) der Spannungsteilereinheit (2) direkt leitend verbunden ist; und einen zweiten MOS-Transistor (41) mit hoher Durchbruchsspannung als Schalteinheit (4), dessen Sourceanschluß mit dem externen Speisespannungsanschluß (11) verbunden ist, dessen Drainanschluß mit dem internen Speisespannungsanschluß (13) verbunden ist und dessen Gateanschluß mit dem Drainanschluß des ersten MOS-Transistors (31) direkt leitend verbunden ist, derart dass der zweite MOS-Transistor (41) dadurch in den Sperrzustand versetzbar ist, dass die Speisespannung Vcc gleich oder größer einer Überspannungsschwellenspannung Vovp wird ...

10. 发明专利

DE10221808B4 未知
公开(公告)号：DE10221808B4
公开(公告)日：2010-01-07
申请号：DE10221808
申请日：2002-05-16
申请人： FUJI ELECTRIC CO LTD
发明人： KITAMURA AKIO
IPC分类号： H01L21/336 , H01L21/265 , H01L29/06 , H01L29/08 , H01L29/417 , H01L29/45 , H01L29/78
摘要： A method of manufacturing a lateral trench-type MOSFET exhibiting a high breakdown voltage and including an offset drain region around a trench. Specifically, impurity ions are irradiated obliquely to the side wall of a trench to implant the impurity ions only into to the portion of a semiconductor substrate along the side wall of trench, impurity ions are irradiated in parallel to the side wall of trench to implant the impurity ions only into to the portion of semiconductor substrate beneath the bottom wall of trench; the substrate is heated to drive the implanted impurity ions to form an offset drain region around trench and to thermally oxidize semiconductor substrate to fill the trench 2 with an oxide. Alternatively, the semiconductor substrate is oxidized to narrow trench with oxide films leaving a narrow trench and the narrow trench left is filled with an oxide. Still alternatively, a plurality of trenches is formed, the trenches are filled with an oxide and the extended portion of semiconductor substrate extended between the adjacent trenches is converted to an oxide film by thermal oxidation.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式