专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20130297983A1 Data Processing System with Failure Recovery 有权
标题翻译：具有故障恢复的数据处理系统
公开(公告)号：US20130297983A1
公开(公告)日：2013-11-07
申请号：US13465214
申请日：2012-05-07
申请人： Chung-Li Wang , Lei Chen , Fan Zhang , Shaohua Yang , Johnson Yen
发明人： Chung-Li Wang , Lei Chen , Fan Zhang , Shaohua Yang , Johnson Yen
IPC分类号： G06F11/07 , H03M13/09 , G06F11/10 , H03M13/05
CPC分类号： H03M13/09 , G06F11/0727 , G06F11/0751 , G06F11/1076 , G11B20/1833 , G11B2020/1843 , G11B2020/185 , G11B2220/2516 , H03M13/1111 , H03M13/1128 , H03M13/255 , H03M13/451 , H03M13/47
摘要： Various embodiments of the present invention provide systems and methods for a data processing system with failure recovery. For example, a data processing system is disclosed that includes a data processing circuit operable to process a block of data from an input and to yield a plurality of possible results based on the block of data, and an error detection circuit operable to test the plurality of possible results for errors and to report to the data processing circuit whether the plurality of possible results contain errors. The data processing system is operable to output any of the possible results in which the error detection circuit found no errors.
摘要翻译：本发明的各种实施例提供了具有故障恢复的数据处理系统的系统和方法。例如，公开了一种数据处理系统，其包括数据处理电路，可操作用于处理来自输入的数据块，并且基于数据块产生多个可能的结果;以及错误检测电路，用于测试多个可能的错误结果，并向数据处理电路报告多个可能的结果是否包含错误。数据处理系统可操作地输出误差检测电路没有发现错误的任何可能的结果。

2. 发明授权

US08775897B2 Data processing system with failure recovery 有权
标题翻译：数据处理系统故障恢复
公开(公告)号：US08775897B2
公开(公告)日：2014-07-08
申请号：US13465214
申请日：2012-05-07
申请人： Chung-Li Wang , Lei Chen , Fan Zhang , Shaohua Yang , Johnson Yen
发明人： Chung-Li Wang , Lei Chen , Fan Zhang , Shaohua Yang , Johnson Yen
IPC分类号： H03M13/00 , H03M13/09 , H03M13/47 , H03M13/25
CPC分类号： H03M13/09 , G06F11/0727 , G06F11/0751 , G06F11/1076 , G11B20/1833 , G11B2020/1843 , G11B2020/185 , G11B2220/2516 , H03M13/1111 , H03M13/1128 , H03M13/255 , H03M13/451 , H03M13/47
摘要： Various embodiments of the present invention provide systems and methods for a data processing system with failure recovery. For example, a data processing system is disclosed that includes a data processing circuit operable to process a block of data from an input and to yield a plurality of possible results based on the block of data, and an error detection circuit operable to test the plurality of possible results for errors and to report to the data processing circuit whether the plurality of possible results contain errors. The data processing system is operable to output any of the possible results in which the error detection circuit found no errors.
摘要翻译：本发明的各种实施例提供了具有故障恢复的数据处理系统的系统和方法。例如，公开了一种数据处理系统，其包括数据处理电路，可操作用于处理来自输入的数据块，并且基于数据块产生多个可能的结果;以及错误检测电路，用于测试多个可能的错误结果，并向数据处理电路报告多个可能的结果是否包含错误。数据处理系统可操作地输出错误检测电路没有发现错误的任何可能的结果。

3. 发明授权

US08977937B2 Systems and methods for compression driven variable rate decoding in a data processing system 有权
标题翻译：用于数据处理系统中的压缩驱动可变速率解码的系统和方法
公开(公告)号：US08977937B2
公开(公告)日：2015-03-10
申请号：US13422986
申请日：2012-03-16
申请人： Fan Zhang , Shaohua Yang , Yang Han , Chung-Li Wang , Weijun Tan
发明人： Fan Zhang , Shaohua Yang , Yang Han , Chung-Li Wang , Weijun Tan
IPC分类号： H03M13/00
CPC分类号： H03M13/1111 , G06F11/1076 , G11B20/00007 , G11B20/1833 , G11B2020/185 , G11B2220/2516 , H03M13/2957 , H03M13/3707 , H03M13/6331 , H03M13/6343 , H03M13/6516
摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for variable rate encoding and/or decoding in a data processing system. In some cases, embodiments include a variable length data decoder circuit that is operable to apply a decode algorithm to the encoded input based upon a first selected H-Matrix to yield a first decoded output and apply the decode algorithm to the encoded input based upon a second selected H-Matrix to yield a second decoded output.
摘要翻译：本发明涉及用于数据处理的系统和方法，更具体地涉及用于数据处理系统中的可变速率编码和/或解码的系统和方法。在一些情况下，实施例包括可变长度数据解码器电路，其可操作以基于第一所选H矩阵将编码输入应用于编码输入，以产生第一解码输出，并将解码算法应用于编码输入，基于第二选择的H矩阵以产生第二解码输出。

4. 发明授权

US08856575B2 Systems and methods for power measurement in a data processing system 有权
标题翻译：数据处理系统中功率测量的系统和方法
公开(公告)号：US08856575B2
公开(公告)日：2014-10-07
申请号：US13284684
申请日：2011-10-28
申请人： Shaohua Yang , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang
发明人： Shaohua Yang , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang
IPC分类号： G06F1/00 , G06F11/30 , G06F1/30
CPC分类号： G06F11/3062 , G06F1/30
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes: a data detector circuit, a data decoder circuit, and a power usage control circuit. The data detector circuit is operable to apply a data detection algorithm to a data input to yield a detected output. The data decoder circuit is operable to apply a data decode algorithm to a data set derived from the detected output to yield a decoded output. The power usage control circuit is operable to force a defined number of global iterations applied to the data input by the data detector circuit and the data decoder circuit regardless of convergence of the data decode algorithm.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了一种数据处理电路，其包括：数据检测器电路，数据解码器电路和电力使用控制电路。数据检测器电路可操作以将数据检测算法应用于数据输入以产生检测到的输出。数据解码器电路可操作以将数据解码算法应用于从检测到的输出导出的数据集，以产生解码输出。功率使用控制电路可操作以强制对数据检测器电路和数据解码器电路输入的数据施加的定义数量的全局迭代，而与数据解码算法的收敛无关。

5. 发明授权

US09015547B2 Multi-level LDPC layered decoder with out-of-order processing 有权
标题翻译：具有无序处理的多级LDPC分层解码器
公开(公告)号：US09015547B2
公开(公告)日：2015-04-21
申请号：US13588648
申请日：2012-08-17
申请人： Chung-Li Wang , Shaohua Yang , Zongwang Li , Fan Zhang
发明人： Chung-Li Wang , Shaohua Yang , Zongwang Li , Fan Zhang
IPC分类号： H03M13/00 , H03M13/13 , G11B20/22 , H03M13/11 , G11B20/18 , H03M13/29
CPC分类号： H03M13/13 , G11B20/1833 , G11B20/22 , G11B2020/185 , H03M13/1117 , H03M13/116 , H03M13/1171 , H03M13/2957 , H03M13/6325 , H03M13/6343 , H03M13/6583 , H03M13/6591
摘要： An apparatus for low density parity check decoding includes a variable node processor operable to generate variable node to check node messages and to calculate perceived values based on check node to variable node messages, a check node processor operable to generate the check node to variable node messages and to calculate checksums based on the variable node to check node messages, and a scheduler operable to determine a layer processing order for the variable node processor and the check node processor based at least in part on the number of unsatisfied parity checks for each of the H matrix layers.
摘要翻译：一种用于低密度奇偶校验解码的装置，包括：可变节点处理器，用于生成可变节点以检查节点消息，并且基于对可变节点消息的校验节点来计算感知值;校验节点处理器，用于将校验节点生成到可变节点消息以及基于所述变量节点来计算校验和以检查节点消息，以及调度器，其可操作以至少部分地基于所述可变节点处理器和所述校验节点处理器的每个的不满足奇偶校验的数量来确定所述变量节点处理器和所述校验节点处理器的层处理顺序 H矩阵层。

6. 发明授权

US08949704B2 Systems and methods for mis-correction correction in a data processing system 有权
标题翻译：数据处理系统中错误校正校正的系统和方法
公开(公告)号：US08949704B2
公开(公告)日：2015-02-03
申请号：US13426722
申请日：2012-03-22
申请人： Fan Zhang , Bruce A. Wilson , Yang Han , Chung-Li Wang , Shaohua Yang
发明人： Fan Zhang , Bruce A. Wilson , Yang Han , Chung-Li Wang , Shaohua Yang
IPC分类号： H04L1/00 , H04L25/497 , H03M13/29 , G06F11/10 , H04L25/49
CPC分类号： H04L25/497 , G06F11/1076 , G11B20/1496 , H03M13/1111 , H03M13/29 , H03M13/2957 , H03M13/3715 , H03M13/616 , H03M13/6331 , H03M13/6343 , H04L25/4917
摘要： The present inventions are related to systems and methods for data processing, and more particularly to systems and methods for mis-correction detection and correction in a data processing system.
摘要翻译：本发明涉及用于数据处理的系统和方法，更具体地涉及用于数据处理系统中的错误校正检测和校正的系统和方法。

7. 发明授权

US08661324B2 Systems and methods for non-binary decoding biasing control 有权
标题翻译：用于非二进制解码偏移控制的系统和方法
公开(公告)号：US08661324B2
公开(公告)日：2014-02-25
申请号：US13227538
申请日：2011-09-08
申请人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
发明人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
IPC分类号： H03M13/00
CPC分类号： H03M13/1102 , G11B20/10379 , G11B27/36 , G11B2220/2516 , H03M13/1111 , H03M13/3983 , H03M13/45 , H03M13/6569
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

8. 发明申请

US20130322578A1 Systems and Methods for Data Processing Including EET Feedback 审中-公开
标题翻译：包括EET反馈的数据处理系统和方法
公开(公告)号：US20130322578A1
公开(公告)日：2013-12-05
申请号：US13483100
申请日：2012-05-30
申请人： Fan Zhang , Chung-Li Wang , Shaohua Yang , Yang Han , Xuebin Wu , Haitao Xia , Ming Jin
发明人： Fan Zhang , Chung-Li Wang , Shaohua Yang , Yang Han , Xuebin Wu , Haitao Xia , Ming Jin
IPC分类号： H04L27/06
CPC分类号： H03M13/6331 , H03M13/1111 , H03M13/1128 , H03M13/1515 , H03M13/2957 , H04L1/005 , H04L25/061 , H04L25/067
摘要： The present invention is related to systems and methods for data processing system characterization.
摘要翻译：本发明涉及用于数据处理系统表征的系统和方法。

9. 发明授权

US08525707B1 Systems and methods for dual binary and non-binary decoding processing 有权
标题翻译：用于双二进制和非二进制解码处理的系统和方法
公开(公告)号：US08525707B1
公开(公告)日：2013-09-03
申请号：US13474672
申请日：2012-05-17
申请人： Fan Zhang , Chung-Li Wang , Shaohua Yang , Haitao Xia
发明人： Fan Zhang , Chung-Li Wang , Shaohua Yang , Haitao Xia
IPC分类号： H03M13/00
CPC分类号： H03M13/1171 , H03M13/2957 , H03M13/3707 , H03M13/6331 , H03M13/6343 , H03M13/6511
摘要： The present invention is related to systems and methods for applying two or more data decode algorithms to a processing data set.
摘要翻译：本发明涉及将两个或多个数据解码算法应用于处理数据集的系统和方法。

10. 发明申请

US20130067297A1 Systems and Methods for Non-Binary Decoding Biasing Control 有权
标题翻译：非二进制解码偏倚控制系统与方法
公开(公告)号：US20130067297A1
公开(公告)日：2013-03-14
申请号：US13227538
申请日：2011-09-08
申请人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
发明人： Shaohua Yang , Weijun Tan , Zongwang Li , Fan Zhang , Yang Han , Chung-Li Wang , Wu Chang
IPC分类号： H03M13/45 , G06F11/10
CPC分类号： H03M13/1102 , G11B20/10379 , G11B27/36 , G11B2220/2516 , H03M13/1111 , H03M13/3983 , H03M13/45 , H03M13/6569
摘要： Various embodiments of the present invention provide systems and methods for data processing. As an example, a data processing circuit is disclosed that includes a data detector circuit, a biasing circuit, and a data decoder circuit. The data detector circuit is operable to apply a data detection algorithm to a series of symbols to yield a detected output, and the detected output includes a series of soft decision data corresponding to non-binary symbols. The biasing circuit is operable apply a bias to each of the series of soft decision data to yield a series of biased soft decision data. The data decoder circuit is operable to apply a data decoding algorithm to the series of biased soft decision data corresponding to the non-binary symbols.
摘要翻译：本发明的各种实施例提供了用于数据处理的系统和方法。作为示例，公开了包括数据检测器电路，偏置电路和数据解码器电路的数据处理电路。数据检测器电路可操作以将数据检测算法应用于一系列符号以产生检测到的输出，并且所检测的输出包括与非二进制符号对应的一系列软判决数据。偏置电路可操作地将偏置应用于该系列软判决数据中的每一个，以产生一系列偏置的软判决数据。数据解码器电路可操作以将数据解码算法应用于对应于非二进制符号的一系列偏置软判决数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式