会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明申请
    • MEHRKERNIGES REDUNDANTES KONTROLLRECHNERSYSTEM, RECHNERVERBUND FÜR SICHERHEITSKRITISCHE ANWENDUNGEN IN KRAFTFAHRZEUGEN SOWIE DESSEN VERWENDUNG
    • 多核冗余控制计算机系统,计算机COMPOSITE安全关键在机动车及其用途
    • WO2003050624A1
    • 2003-06-19
    • PCT/EP2002/013943
    • 2002-12-09
    • CONTINENTAL TEVES AG & CO. OHGFEY, WolfgangTRASKOV, AdrianKIRSCHBAUM, Andreas
    • FEY, WolfgangTRASKOV, AdrianKIRSCHBAUM, Andreas
    • G05B9/03
    • G05B9/03
    • Die Erfindung betrifft ein mehrkerniges redundantes Kontrollrechnersystem (5), bei dem mit mindestens zwei Kontrollrechner (1, 2), welche neben jeweils einem Rechnerkern mit teil- oder vollredundanten Peripherieelementen und teil- oder vollredundanten Speicherelementen ausgestattet sind, auf einem gemeinsamen Chipträger (28) oder einem gemeinsamen Chip (7, 27) integriert sind, wobei die mindestens zwei Kontrollrechner (1, 2) mit mindestens einer gemeinsamen ersten Arbitrationseinheit (9), welche die Kontrollrechner (1, 2) auf eine Fehlfunktion hin überwacht, verbunden sind. Weiterhin betrifft die Erfindung einen Rechnerverbund (11) aus mindestens zwei miteinander direkt oder indirekt kommunizierenden Rechnerblöcken (32, 32 ), wobei mindestens ein Rechnerblock (32, 32 ) zwei Kontrollrechner (1, 2) beinhaltet, welche neben jeweils einem Rechnerkern mit teil- oder vollredundanten Peripherieelementen und teil- oder vollredundanten Speicherelementen ausgestattet sind, auf einem gemeinsamen Chipträger (28) oder einem gemeinsamen Chip (7, 27) integriert sind. Des weiteren betrifft die Erfindung die Verwendung des Rechnerverbunds (11) in einem Fahrzeugkontrollrechner.
    • 本发明涉及一种多核冗余控制计算机系统(5),其中,至少两个控制计算机(1,2),其被设置旁各自具有部分地或完全冗余外围元件和部分或完全冗余的存储器元件的处理器核心,在共同的芯片载体上的(28) 或一个接头片(7,27)被集成,其中该至少两个控制计算机(1,2)具有至少一个共同的第一仲裁单元(9),这是控制计算机(1,2)监视故障出连接。 此外,本发明涉及至少两种的计算机网络(11)彼此直接或间接地进行通信的计算机块(32,32),所述至少一个算术块(32,32)具有两个控制计算机(1,2)包括,其中除了各自具有部分地由处理器核心 或完全冗余外围元件和部分或完全冗余的存储器元件被装配在共同的芯片载体(28)或一个接头片(7,27)都集成在。 本发明还涉及一种在车辆控制计算机使用的计算机组件(11)的。
    • 3. 发明申请
    • MIKROPROZESSORSYSTEM ZUR STEUERUNG BZW. REGELUNG VON ZUMINDEST ZUM TEIL SICHERHEITSKRITISCHEN PROZESSEN
    • 微处理器控制系统或 至少控制一定的安全关键过程
    • WO2007017445A1
    • 2007-02-15
    • PCT/EP2006/064977
    • 2006-08-02
    • CONTINENTAL TEVES AG & CO. OHGFEY, WolfgangKIRSCHBAUM, AndreasTRASKOV, Adrian
    • FEY, WolfgangKIRSCHBAUM, AndreasTRASKOV, Adrian
    • G06F11/10G06F11/16
    • G06F11/1048G06F11/1641G06F11/1654
    • Mikroprozessorsystem (60) zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen umfassend zwei in einem Chipgehäuse integrierte Zentralrecheneinheiten (1,2), ein erstes und ein zweites Bussystem, zumindest einen vollständiger Speicher (7) am ersten Bussystem, Prüfdaten in einem oder mehreren Prüfdatenspeichern, die mit Daten des Speichers am ersten Bussystem zusammenhängen, wobei der Prüfdatenspeicher kleiner als der vollständige Speicher ist, und dass die Bussysteme Vergleichs- und/oder Treiberkomponenten umfassen, welche den Datenaustausch und/oder Vergleich von Daten zwischen den beiden Bussystemen ermöglichen, bei dem der oder die Prüfdatenspeicher am ersten Bussystem angeordnet ist/sind, und am zweiten Bussystem weder ein Prüfdatenspeicher, noch ein Speicher angeordnet ist, welcher zur Absicherung von Daten des Speichers am ersten Buseingesetzt wird. Die Erfindung betrifft weiterhin die Verwendung des obigen Mikroprozessorssystems in Kraftfahrzeugsteuergeräten.
    • 微处理器系统(60)包括用于控制或至少集成在一个芯片外壳中央处理单元(1,2),第一和第二总线系统,至少一个完整的存储器(7)在一个第一总线系统和测试数据上或过程中的两个的安全关键部分的调节 与所述第一总线系统上的存储器,其中,所述校验数据是比完整存储器较小的数据相关联的更多Prüfdatenspeichern,并且所述总线系统的比较和/或驱动程序组件包括启用和/或两个总线系统之间的数据的比较数据的交换, 其中所述或校验数据被设置在第一总线系统上是/是,和第二总线系统,既不是测试数据存储器上,存储器仍然布置,其是用于将数据从所述第一Buseingesetzt存储器的保护。 本发明还涉及一种在机动车辆的控制装置使用上述微处理器系统。
    • 4. 发明申请
    • MIKROPROZESSORSYSTEM ZUR STEUERUNG BZW. REGELUNG VON ZUMINDEST ZUM TEIL SICHERHEITSKRITISCHEN PROZESSEN
    • 微处理器控制系统或 至少控制一定的安全关键过程
    • WO2007017444A1
    • 2007-02-15
    • PCT/EP2006/064976
    • 2006-08-02
    • CONTINENTAL TEVES AG & CO. OHGFEY, WolfgangKIRSCHBAUM, AndreasTRASKOV, Adrian
    • FEY, WolfgangKIRSCHBAUM, AndreasTRASKOV, Adrian
    • G06F11/10G06F11/16
    • G06F11/1641G06F11/1048
    • Mikroprozessorsystem (50) zur Steuerung bzw. Regelung von zumindest zum Teil sicherheitskritischen Prozessen umfassend zwei in einem Chipgehäuse integrierte Zentralrecheneinheiten (1,2), ein erstes und ein zweites Bussystem, zumindest einen vollständiger Speicher (7) am ersten Bussystem, mindestens einen Prüf datenspeicher (51) am zweiten Bussystem, welcher gegenüber dem vollständige Speicher am ersten Bussystem einen reduzierten Speicherumfang hat und in dem Prüfdaten gespeichert sind, die mit Daten des Speichers (7) am ersten Bussystem zusammenhängen, wobei die Bussysteme Vergleichs- und/oder Treiberkomponenten umfassen, welche den Datenaustausch und/oder Vergleich von Daten zwischen den beiden Bussystemen ermöglichen und wobei zumindest am zweiten Bussystem ein Hardware-Prüf datengenerator (4) angeordnet ist, wobei zumindest ein Teil des vollständigen Speichers am ersten Bus mittels eines weiteren Prüfdatenspeichers (5) und Prüfdaten am ersten Bus zusätzlich abgesichert ist. Die Erfindung betrifft außerdem die Verwendung des obigen Mikroprozessorsystems in Kraftfahrzeugsteuergeräten.
    • 微处理器系统(50)包括用于控制或至少集成在一个芯片外壳中央处理单元(1,2),第一和第二总线系统,至少一个完整的存储器(7)的第一总线系统上,至少一个测试数据存储器中的过程中的两个的安全关键部分的调节 (51)在第二总线系统,它是相对的满存储在所述第一总线系统上具有的存储器和减少的量存储在测试数据与连接到第一总线系统中的存储器(7)的数据,其中所述总线系统的比较和/或驱动程序组件, 这允许数据和/或所述两个总线系统之间数据的比较的交换,其中一个硬件测试位于数据生成器(4)至少在第二总线系统,其中,所述完整的存储器到第一总线的至少一部分另一Prüfdatenspeichers的装置(5)和测试数据 另外固定到所述第一总线 是。 本发明还涉及在机动车辆的控制装置使用上述微处理器系统。
    • 7. 发明申请
    • VERFAHREN UND INTEGRIERTER SCHALTKREIS ZUR ERHÖHUNG DER STÖRFESTIGKEIT
    • 方法与集成电路为了提高抗扰度
    • WO2005081107A1
    • 2005-09-01
    • PCT/EP2005/050707
    • 2005-02-17
    • CONTINENTAL TEVES AG & CO. OHGFEY, WolfgangHEINZ, MichaTRASKOV, AdrianMICHEL, Frank
    • FEY, WolfgangHEINZ, MichaTRASKOV, AdrianMICHEL, Frank
    • G06F11/07
    • G06F11/0772G06F11/0724G06F11/0736G06F11/0739G06F11/1645G06F11/2215
    • Beschrieben ist ein Verfahren zur Verbesserung der Störfes­tigkeit eines integrierten Schaltkreises (16), bei dem Feh­lersignale zwischen mindestens einem Mikroprozessorchip oder Mehrfachprozessor-µC (1) und mindestens einem weiteren Bau­stein (2) in Form von einem oder mehreren Fehlersignalen übertragen werden, bei dem für die Übertragung eine von der Taktfrequenz des Mikroprozessors oder der Mikroprozessoren unabhängige Mindestimpulslänge definiert wird, ab der ein Signal auf einer Fehlerleitung mit einer bestimmten Impuls­länge als ein Fehler interpretiert wird. Die Erfindung betrifft auch einen integrierten Schaltkreis, der insbesondere derart ausgeführt ist, dass das obige Ver­fahren ausgeführt wird, umfassend mindestens einen Mikroprozessorchip oder Mehrfachprozes­sor- Microcontroller (1) und mindestens einen weiteren Bau­stein (2), der insbesondere separat angeordnete Leistungs­bauelemente umfasst, und einen oder mehrere Impulsverbreiterungseinrichtungen und/oder Signalverzögerungseinrichtungen zum Nacheinander­ausgeben von Fehlerimpulsen (6, 6') über mindestens eine Fehlerleitung (3,4)
    • 用于改进的集成电路(16),其中至少一个微处理器芯片,或多个处理器UC(1),并且描述所述一个或多个误差信号的形式的至少一个其它模块(2)之间的误差信号被发送的抗噪声能力,其中一种方法 传输是独立于上具有一定脉冲长度的误差线的信号的微处理器或微处理器最小脉冲长度的时钟频率的如所定义的错误解释。 本发明还涉及一种集成电路,其是特别设计成使得上述方法进行时,包括至少一个微处理器芯片,或多个处理器的微控制器(1)和至少一个其它模块(2),尤其是包括分开设置的功率器件,并 或多个脉冲展宽装置和/或信号延迟装置,用于连续地输出通过至少一个错误行错误脉冲(6,6“)(3,4)