专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2014039033A1 METHOD OF PRODUCING A MICROELECTRONIC DEVICE IN A MONOCRYSTALLINE SEMICONDUCTOR SUBSTRATE WITH ISOLATION TRENCHES PARTIALLY FORMED UNDER AN ACTIVE REGION 审中-公开
标题翻译：在单晶半导体衬底中生产微电子器件的方法，其具有在活性区域下部分形成的隔离斜面
公开(公告)号：WO2014039033A1
公开(公告)日：2014-03-13
申请号：PCT/US2012/053767
申请日：2012-09-05
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , STMICROELECTRONICS, INC. , VINET, Maud , LOUBET, Nicolas , WACQUEZ, Romain
发明人： VINET, Maud , LOUBET, Nicolas , WACQUEZ, Romain
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/3065 , H01L21/31116 , H01L21/76232 , H01L21/76283 , H01L21/823481 , H01L29/04 , H01L29/045 , H01L29/0653 , H01L29/66772
摘要： A method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a dielectric layer and a second monocrystalline semiconductor layer, comprising the following steps: etching a trench through the first semiconductor layer and the dielectric layer, and such that the trench delimits one active region of the microelectronic device, chemical vapor etching of the second semiconductor layer, at the level of the bottom wall of the trench, according to at least two crystalline planes of the second semiconductor layer such that an etched part of the second semiconductor layer extends under a part of the active region, filling of the trench and of said etched part of the second semiconductor layer with a dielectric material.
摘要翻译：一种在包括第一半导体层，电介质层和第二单晶半导体层的衬底中制造微电子器件的方法，包括以下步骤：通过第一半导体层和电介质层蚀刻沟槽，并且使得沟槽限定根据所述第二半导体层的至少两个晶面，所述微电子器件的一个有源区域，所述第二半导体层的所述第二半导体层的所述第二半导体层的蚀刻部分在所述沟槽的底壁的水平面上进行化学气相蚀刻，在有源区域的一部分下延伸，用介电材料填充沟槽和第二半导体层的所述蚀刻部分。

2. 发明申请

WO2014039034A1 METHOD FOR FABRICATING MICROELECTRONIC DEVICES WITH ISOLATION TRENCHES PARTIALLY FORMED UNDER ACTIVE REGIONS 审中-公开
标题翻译：用于在有源区域部分地形成隔离斜面的微电子器件制造方法
公开(公告)号：WO2014039034A1
公开(公告)日：2014-03-13
申请号：PCT/US2012/053768
申请日：2012-09-05
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , STMICROELECTRONICS, INC. , GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud , WACQUEZ, Romain
发明人： GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L31/0376
CPC分类号： H01L21/76283 , H01L21/26506 , H01L21/26586 , H01L21/30604 , H01L21/3065 , H01L21/3086 , H01L21/76224 , H01L21/76232 , H01L21/84
摘要： A method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a dielectric layer and a second semiconductor layer, comprising the following steps : etching a trench through the first semiconductor layer, the dielectric layer and a part of the thickness of the second semiconductor layer, thus defining, in the first semiconductor layer, one active region of the microelectronic device, ionic implantation in one or more side walls of the trench, at the level of the second semiconductor layer, modifying the crystallographic properties and/or the chemical properties of the implanted semiconductor, etching of the implanted semiconductor such that at least a part of the trench extends under a part of the active region, - filling of the trench with a dielectric material, forming an isolation trench surrounding the active region and comprising portions extending under a part of the active region.
摘要翻译：一种在包括第一半导体层，电介质层和第二半导体层的衬底中制造微电子器件的方法，包括以下步骤：通过所述第一半导体层，所述电介质层和所述第一半导体层的厚度的一部分蚀刻沟槽从而在所述第一半导体层中限定所述微电子器件的一个有源区域，在所述沟槽的一个或多个侧壁中的离子注入，在所述第二半导体层的水平处，修改所述晶体学性质和/或所述第二半导体层，注入半导体的化学性质，蚀刻注入的半导体，使得沟槽的至少一部分在有源区的一部分下延伸; - 用介电材料填充沟槽，形成围绕有源区的隔离沟槽，并且包括在有源区域的一部分下延伸的部分。

3. 发明申请

WO2014074096A1 METHOD FOR FABRICATING MICROELECTRONIC DEVICES WITH ISOLATION TRENCHES PARTIALLY FORMED UNDER ACTIVE REGIONS 审中-公开
标题翻译：用于在有源区域部分地形成隔离斜面的微电子器件制造方法
公开(公告)号：WO2014074096A1
公开(公告)日：2014-05-15
申请号：PCT/US2012/064110
申请日：2012-11-08
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , STMICROELECTRONICS, INC.
发明人： VINET, Maud , MIGNOT, Sylvie , WACQUEZ, Romain
IPC分类号： H01L21/336
CPC分类号： H01L21/76283 , H01L21/311 , H01L21/76232 , H01L21/84 , H01L29/0649
摘要： Method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a first dielectric layer and a second semiconductor layer, comprising the following steps: etching of a trench through the first semiconductor layer, the first dielectric layer and a part of the second semiconductor layer, defining one active region, and such that, at the level of the second semiconductor layer, a part of the trench extends under a part of the active region, etching of the second dielectric layer such that remaining portions of the second dielectric layer forms portions of dielectric material extending under a part of the active region, deposition of a third dielectric layer in the trench such that the trench is filled with the dielectric materials of the second and third dielectric layers and forms an isolation trench.
摘要翻译：在包括第一半导体层，第一介电层和第二半导体层的衬底中制造微电子器件的方法，包括以下步骤：通过第一半导体层，第一电介质层和第二电介质层的一部分蚀刻沟槽半导体层，限定一个有源区，并且使得在第二半导体层的一级，沟槽的一部分在有源区的一部分之下延伸，蚀刻第二介电层，使得第二介电层的剩余部分形成在有源区的一部分下方延伸的电介质材料的部分，在沟槽中沉积第三电介质层，使得沟槽被第二和第三电介质层的电介质材料填充并形成隔离沟槽。

4. 发明申请

WO2014037410A1 PROCÉDÉ DE GRAVURE D'UN MATÉRIAU SEMICONDUCTEUR CRISTALLIN PAR IMPLANTATION IONIQUE PUIS GRAVURE CHIMIQUE À BASE DE CHLORURE D'HYDROGÈNE 审中-公开
标题翻译：通过离子注入蚀刻晶体半导体的方法，即基于氯化物的化学蚀刻
公开(公告)号：WO2014037410A1
公开(公告)日：2014-03-13
申请号：PCT/EP2013/068299
申请日：2013-09-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： GRENOUILLET, Laurent , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L21/302 , H01L21/306 , H01L21/3065 , H01L21/762 , H01L29/66 , G02B1/00 , B82Y40/00
CPC分类号： H01L21/76283 , B82Y40/00 , H01L21/26506 , H01L21/26586 , H01L21/266 , H01L21/302 , H01L21/30604 , H01L21/3065 , H01L21/76232 , H01L29/42384 , H01L29/66772 , H01L29/78654
摘要： L'invention décrit un procédé de gravure d'un matériau semiconducteur (114) cristallin, caractérisé en ce qu'il comprend : au moins une implantation ionique réalisée en implantant une pluralité d'ions (121) dans au moins un volume (113) du matériau semiconducteur (114) de sorte à rendre amorphe le matériau semi-conducteur dans le au moins un volume (113) implanté et à conserver le matériau semiconducteur (114) dans un état cristallin en dehors (112) du au moins un volume (113) implanté, et au moins une gravure chimique à base de chlorure d'hydrogène, sélective du matériau semi-conducteur amorphe par rapport au matériau semi-conducteur cristallin, pour retirer le matériau semi-conducteur dans le au moins un volume (113) et pour conserver le matériau semi-conducteur en dehors (112) du au moins un volume (113).
摘要翻译：本发明描述了一种用于蚀刻晶体半导体（114）的方法，其特征在于，其包括：通过在半导体（114）的至少一个体积（113）中注入多个离子（121）而实现的至少一个离子注入以使所述半导体在所述至少一个注入体积（113）中是非晶体的，并且将所述半导体（114）保持在所述至少一个植入体积（113）外侧（112）的结晶状态。以及至少一种基于氯化氢的化学蚀刻，选择性地在结晶半导体上的非晶半导体，以去除至少一个体积（113）中的半导体材料并将半导体材料保持在外部（112）处至少一个卷（113）。

5. 发明申请

WO2014037411A1 PROCÉDÉ DE RÉALISATION DE TRANSISTORS FET 审中-公开
标题翻译：生产FET晶体管的工艺
公开(公告)号：WO2014037411A1
公开(公告)日：2014-03-13
申请号：PCT/EP2013/068300
申请日：2013-09-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： GRENOUILLET, Laurent , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L29/66 , H01L29/786
CPC分类号： H01L29/66477 , H01L21/2652 , H01L21/28008 , H01L21/3065 , H01L29/0653 , H01L29/1083 , H01L29/4236 , H01L29/42384 , H01L29/66621 , H01L29/66651 , H01L29/66772 , H01L29/7838 , H01L29/7841 , H01L29/78651
摘要： L'invention concerne notamment la réalisation d'un transistor à effet de champ à partir d'un empilement de couches formant un substrat de type semi-conducteur sur isolant, l'empilement présentant une couche superficielle d'une épaisseur initiale, faite en un matériau semi-conducteur cristallin et recouverte d'une couche de protection, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes: - définition par photolithographie dans la couche de protection d'un motif de grille; - gravure du motif de grille dans la couche superficielle de façon à laisser en place une épaisseur de la couche de matériau semi-conducteur, ladite épaisseur définissant la hauteur d'un canal de conduction du transistor à effet de champ; - formation d'une grille (120) dans le motif de grille; - formation dans la couche superficielle et de part et d'autre de la grille (120) de zones (110) de source et de drain, en conservant en ces zones l'épaisseur initiale de la couche superficielle.
摘要翻译：本发明特别涉及从形成绝缘体上半导体衬底的层的堆叠制造场效应晶体管，所述堆叠包括由晶体半导体材料制成并覆盖有保护层的初始厚度的表面层该方法的特征在于其包括以下步骤：通过光刻法限定保护层中的栅极图案; 将栅极图案蚀刻到表面层中以便将半导体材料层的厚度保持在适当位置，所述厚度限定场效应晶体管的导电沟道的高度; 在栅极图案中形成栅极（120）; 以及在所述表面层和所述浇口（120）的任一侧，在所述源区和漏区（110）中形成所述表面层的初始厚度，同时在所述区域中保留所述初始厚度。

6. 发明申请

WO2007017613A1 PROCEDE DE FABRICATION D'UN TRANSISTOR A NANODOIGTS SEMICONDUCTEURS PARALLELES 审中-公开
标题翻译：制造包含并联半导体纳米ZnO的晶体管的方法
公开(公告)号：WO2007017613A1
公开(公告)日：2007-02-15
申请号：PCT/FR2006/050790
申请日：2006-08-07
申请人： STMICROELECTRONICS CROLLES 2 SAS , CORONEL, Philippe , BUSTOS, Jessy , WACQUEZ, Romain
发明人： CORONEL, Philippe , BUSTOS, Jessy , WACQUEZ, Romain
IPC分类号： H01L29/786 , H01L21/336
CPC分类号： H01L29/785 , H01L29/42392 , H01L29/66772
摘要： L'invention concerne un procédé de fabrication d'un transistor à nanodoigts semiconducteurs en parallèle, comprenant les étapes suivantes : former une couche monocristalline d'un matériau semi-conducteur (5) sur une couche d'un matériau sous-jacent (4) sélectivement gravable par rapport à cette couche mono-cristalline ; graver des cloisons parallèles (12) dans la couche monocristalline (5) et dans la couche (4) sous-jacente, et poursuivre la gravure pour évider une partie de ladite couche d'un matériau sous-jacent ; remplir l'intervalle (11) entre les cloisons et la partie évidée d'un premier matériau isolant (16) ; délimiter une partie centrale des cloisons, et éliminer le premier matériau isolant autour de la partie centrale de la couche monocristalline (5), d'où il résulte qu'un doigt (21) dudit matériau semiconducteur est formé ; et remplir et revêtir la partie centrale d'un matériau conducteur (29).
摘要翻译：本发明涉及一种制造包含平行半导体纳米装置的晶体管的方法。本发明的方法包括以下步骤：在可以相对于单晶层选择性地蚀刻的下层材料（4）的层上形成半导体材料（5）的单晶层; 蚀刻单晶层（5）和下层（4）中的平行隔板（12），并继续进行所述蚀刻操作，以便镂空部分下层材料; 用第一绝缘材料（16）填充隔板和镂空部分之间的间隙（11）; 限定隔板的中心部分，并且从单晶层（5）的中心部分周围去除第一绝缘材料，从而形成半导体材料的手指（21）; 并用导体材料（29）填充和涂覆中心部分。

7. 发明公开

EP2893558A1 METHOD OF PRODUCING A MICROELECTRONIC DEVICE IN A MONOCRYSTALLINE SEMICONDUCTOR SUBSTRATE WITH ISOLATION TRENCHES PARTIALLY FORMED UNDER AN ACTIVE REGION 有权转让
标题翻译：方法生产电子器件的微型单晶半导体衬底，部分地处于一个主动区域中形成隔离沟槽
公开(公告)号：EP2893558A1
公开(公告)日：2015-07-15
申请号：EP12884191.3
申请日：2012-09-05
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives , STMicroelectronics, Inc.
发明人： VINET, Maud , LOUBET, Nicolas , WACQUEZ, Romain
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/3065 , H01L21/31116 , H01L21/76232 , H01L21/76283 , H01L21/823481 , H01L29/04 , H01L29/045 , H01L29/0653 , H01L29/66772
摘要： A method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a dielectric layer and a second monocrystalline semiconductor layer, comprising the following steps: etching a trench through the first semiconductor layer and the dielectric layer, and such that the trench delimits one active region of the microelectronic device, chemical vapor etching of the second semiconductor layer, at the level of the bottom wall of the trench, according to at least two crystalline planes of the second semiconductor layer such that an etched part of the second semiconductor layer extends under a part of the active region, filling of the trench and of said etched part of the second semiconductor layer with a dielectric material.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式