会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明授权
    • System for logic extraction from a layout database
    • 从布局数据库中提取逻辑的系统
    • US6167556A
    • 2000-12-26
    • US29119
    • 1998-02-23
    • Albert C. SunChee-Horng LeeChang-Lun ChenChun-hao Li
    • Albert C. SunChee-Horng LeeChang-Lun ChenChun-hao Li
    • G06F17/50
    • G06F17/5022
    • A system and process for logic extraction from the layout of logic blocks is described. Logic design information is extracted from a transistor level net list which is stored in a memory. The transistor level net list in turn is generated from a layout polygon database using techniques in the art. The process comprises processing the transistor level net list in the memory to define groups of transistors according to whether or not transistors in the transistor level net list are connected to a supply voltage, whether or not transistors in the transistor level net list are connected to a reference voltage and the transistor type. The groups of transistors are analyzed according to their interconnections, and their membership in groups. Finally, logic units are identified in response to the step of analyzing the groups of transistors.
    • PCT No.PCT / US97 / 18844 Sec。 371日期1998年2月23日 102(e)日期1998年2月23日PCT 1997年10月14日PCT公布。 出版物WO99 /​​ 19818 日期1999年04月22日描述了逻辑块布局逻辑提取的系统和过程。 从存储在存储器中的晶体管级网表提取逻辑设计信息。 晶体管级网表依次使用本领域的技术从布局多边形数据库生成。 该处理包括处理存储器中的晶体管级网表,以根据晶体管级网表中的晶体管是否连接到电源电压来定义晶体管组,晶体管级网表中的晶体管是否连接到 参考电压和晶体管类型。 晶体管组根据它们的相互关系以及它们的分组成员进行分析。 最后,响应于分析晶体管组的步骤来识别逻辑单元。