专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012091297A1 박막 트랜지스터 및 그 제조 방법 审中-公开
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：WO2012091297A1
公开(公告)日：2012-07-05
申请号：PCT/KR2011/008975
申请日：2011-11-23
申请人： 주성엔지니어링㈜ , 김재호 , 오동건 , 최도현 , 문진욱
发明人： 김재호 , 오동건 , 최도현 , 문진욱
IPC分类号： H01L29/786 , H01L21/336 , G02F1/136
CPC分类号： H01L29/66969 , H01L29/7869 , H01L29/78696
摘要： 본 발명은 박막 트랜지스터 및 그 제조 방법에 관한 것으로, 게이트 전극과, 게이트 전극과 상하 방향으로 이격되고, 수평 방향으로 서로 이격된 소오스 전극 및 드레인 전극과, 게이트 전극과 소오스 전극 및 드레인 전극 사이에 형성된 게이트 절연막과, 게이트 절연막과 소오스 전극 및 드레인 전극 사이에 형성된 활성층을 포함하고, 활성층은 적어도 둘 이상의 도핑된 ZnO 박막으로 형성된 박막 트랜지스터 및 그 제조 방법이 제시된다.
摘要翻译：薄膜晶体管及其制造方法技术领域本发明涉及薄膜晶体管及其制造方法。薄膜晶体管包括：栅电极; 源极和漏极彼此垂直间隔开，其中源极和漏极彼此水平间隔开; 栅极绝缘层，其设置在所述栅极电极和所述源极和漏极之间; 以及设置在栅极绝缘层和源极和漏极之间的有源层。有源层由至少两个或更多个掺杂的ZnO薄膜组成。

2. 发明公开

KR1020210061974A 데이터 마이닝을 이용한 감염성 질병 발병 장소 예측 审中-实审
公开(公告)号：KR1020210061974A
公开(公告)日：2021-05-28
申请号：KR1020210059828
申请日：2021-05-10
申请人： 박지웅 , 오동건 , 윤일환
发明人： 박지웅 , 오동건 , 윤일환
IPC分类号： G16H50/50 , G16H50/70
摘要： 데이터베이스에있는데이터를활용한데이터마이닝기술을통해지역의감염성질병감염위험장소를표시하고그 지역의감염성질병발병을예방하는데도움을주는정보를제공함.

3. 发明授权

KR101812702B1 박막 트랜지스터 및 그 제조 방법 有权
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR101812702B1
公开(公告)日：2018-01-30
申请号：KR1020100139190
申请日：2010-12-30
申请人： 주성엔지니어링(주)
发明人： 김재호 , 오동건 , 최도현
IPC分类号： H01L29/786
摘要： 본발명은박막트랜지스터및 그제조방법에관한것으로, 게이트전극과, 게이트전극과상하방향으로이격되고, 수평방향으로서로이격된소오스전극및 드레인전극과, 게이트전극과소오스전극및 드레인전극사이에형성된게이트절연막과, 게이트절연막과소오스전극및 드레인전극사이에형성된활성층을포함하고, 활성층은 IGZO 박막을이용하여형성하며, IGZO 박막은화학적증착공정을이용하여적어도이중구조로형성하는박막트랜지스터및 그제조방법이제시된다.
摘要翻译：本发明是薄膜晶体管，并且涉及一种制造方法中，在栅极和间隔开的电极和一栅极电极和一垂直方向上，在源电极和漏电极，栅电极和源电极和漏电极的水平方向上间隔开的间形成彼此包括栅绝缘膜之间形成的有源层，栅极绝缘膜与所述源极电极和漏极电极，活性层，并使用IGZO薄膜形成，IGZO薄膜的薄膜晶体管及其制造通过使用化学气相沉积工艺，以形成至少一个双重结构，提出了一种方法。

4. 发明公开

KR1020170142982A 박막 트랜지스터의 제조 방법 审中-实审
标题翻译：薄膜晶体管的制造方法
公开(公告)号：KR1020170142982A
公开(公告)日：2017-12-28
申请号：KR1020170175504
申请日：2017-12-19
申请人： 주성엔지니어링(주)
发明人： 김재호 , 오동건 , 최도현
IPC分类号： H01L29/786 , H01L29/06 , H01L21/205
CPC分类号： H01L29/7869 , H01L21/205 , H01L29/06 , H01L29/78696
摘要： 본발명은박막트랜지스터및 그제조방법에관한것으로, 게이트전극과, 게이트전극과상하방향으로이격되고, 수평방향으로서로이격된소오스전극및 드레인전극과, 게이트전극과소오스전극및 드레인전극사이에형성된게이트절연막과, 게이트절연막과소오스전극및 드레인전극사이에형성된활성층을포함하고, 활성층은 IGZO 박막을이용하여형성하며, IGZO 박막은화학적증착공정을이용하여적어도이중구조로형성하는박막트랜지스터및 그제조방법이제시된다.
摘要翻译：本发明是薄膜晶体管，并且涉及一种制造方法中，在栅极和间隔开的电极和一栅极电极和一垂直方向上，在源电极和漏电极，栅电极和源电极和漏电极的水平方向上间隔开的间形成彼此包括栅绝缘膜之间形成的有源层，栅极绝缘膜与所述源极电极和漏极电极，活性层，并使用IGZO薄膜形成，IGZO薄膜的薄膜晶体管及其制造通过使用化学气相沉积工艺，以形成至少一个双重结构，提出了一种方法。

5. 发明公开

KR1020110087457A 박막 트랜지스터 및 그 제조 방법 有权
标题翻译：半导体层叠结构及其制造方法及其薄膜晶体管
公开(公告)号：KR1020110087457A
公开(公告)日：2011-08-03
申请号：KR1020100006881
申请日：2010-01-26
申请人： 주성엔지니어링(주)
发明人： 김재호 , 오동건
IPC分类号： H01L29/786
CPC分类号： H01L29/7869 , H01L29/04 , H01L29/78696
摘要： PURPOSE: A semiconductor stacking structure using a zinc oxide thin film, a manufacturing method thereof, and a thin film transistor including the same are provided to complementarily improve the property of a ZnO film by stacking a crystalline ZnO film with low stability, high mobility, and low resistivity on a non-crystalline ZnO film with high stability, low mobility, and high resistivity. CONSTITUTION: Two or more layers with different crystalline structure are formed by being stacked on a substrate(100). At least one layer is included a crystalline ZnO film(110b) and the other layer is included a non-crystalline ZnO film(110a). The non-crystalline ZnO film is formed below 300 degrees of temperature using a source gas and oxygen. The crystalline ZnO film is formed below 300 degrees of temperature using a source gas, oxygen and hydrogen. A step for forming ZnO comprises a step for forming a first non-crystalline ZnO film, a step for forming a crystalline ZnO film, and a step for forming a second non-crystalline ZnO film on the crystalline ZnO film.
摘要翻译：目的：提供一种使用氧化锌薄膜的半导体堆叠结构体及其制造方法以及包括该氧化锌薄膜晶体管的薄膜晶体管，以通过堆叠具有低稳定性，高迁移率的结晶ZnO膜来互补地改善ZnO膜的性能，并且在具有高稳定性，低迁移率和高电阻率的非晶ZnO膜上具有低电阻率。构成：通过堆叠在基板（100）上形成具有不同晶体结构的两层或更多层。至少一层包含结晶ZnO膜（110b），另一层包括非结晶ZnO膜（110a）。使用源气体和氧气将非结晶ZnO膜形成在300度以下的温度。使用源气体，氧气和氢气，在300度以下的温度下形成结晶ZnO薄膜。用于形成ZnO的步骤包括用于形成第一非晶ZnO膜的步骤，用于形成结晶ZnO膜的步骤以及在所述结晶ZnO膜上形成第二非晶ZnO膜的步骤。

6. 发明公开

KR1020120077288A 박막 트랜지스터 및 그 제조 방법 审中-实审
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR1020120077288A
公开(公告)日：2012-07-10
申请号：KR1020100139190
申请日：2010-12-30
申请人： 주성엔지니어링(주)
发明人： 김재호 , 오동건 , 최도현
IPC分类号： H01L29/786
CPC分类号： H01L29/7869 , H01L21/205 , H01L29/06 , H01L29/78696
摘要： PURPOSE: A thin film transistor and a manufacturing method thereof are provided to improve a working speed by forming an IGZO(Indium Gallium Zinc Oxide) thin film used as an active layer with chemical vapor deposition mode. CONSTITUTION: A gate electrode(110) is formed on a substrate(100). A gate insulating layer(120) is formed on the gate electrode. An active layer(130) is formed on the gate insulating layer. The active layer comprises a first IGZO thin film(132) and a second IGZO thin film(134). A source electrode(140a) and a drain electrode(140b) are formed on the active layer. A protective layer is formed on the active layer between the source electrode and the drain electrode.
摘要翻译：目的：提供薄膜晶体管及其制造方法，以通过化学气相沉积模式形成用作有源层的IGZO（铟镓锌氧化物）薄膜来提高工作速度。构成：在基板（100）上形成栅电极（110）。栅极绝缘层（120）形成在栅电极上。在栅极绝缘层上形成有源层（130）。有源层包括第一IGZO薄膜（132）和第二IGZO薄膜（134）。源极电极（140a）和漏电极（140b）形成在有源层上。在源电极和漏电极之间的有源层上形成保护层。

7. 发明公开

KR1020110004098A 디스플레이 장치 및 이의 제작 방법 无效
标题翻译：显示装置及其制造方法
公开(公告)号：KR1020110004098A
公开(公告)日：2011-01-13
申请号：KR1020090061738
申请日：2009-07-07
申请人： 주성엔지니어링(주)
发明人： 권영호 , 이형섭 , 변재영 , 임혁 , 유영삼 , 오동건
IPC分类号： H01L51/52 , H05B33/02
CPC分类号： H01L25/048 , H01L51/5203 , H01L51/524 , H01L51/525 , H01L51/5253 , H01L2251/5361 , H01L2924/0002 , H05B33/04 , H01L2924/00
摘要： PURPOSE: A display apparatus and a method for manufacturing the same are provided to manufacture large sized display apparatus by inserting a small sized electro-optic element into the internal space of a large sized multilayer unit. CONSTITUTION: A multilayer unit(100) includes an internal space. An electro-optic element(200) is installed into the internal space of the multilayer unit. The multilayer unit includes a first plate(110) and a second plate(120) which face to each other. The multilayer unit includes a combining unit(130) for fixing the first plate and the second plate. A first electrode wiring and a second electrode wiring apply power to the electro-optic element.
摘要翻译：目的：提供一种显示装置及其制造方法，通过将小尺寸电光元件插入大尺寸多层单元的内部空间来制造大尺寸显示装置。构成：多层单元（100）包括内部空间。电光元件（200）安装在多层单元的内部空间中。多层单元包括彼此面对的第一板（110）和第二板（120）。多层单元包括用于固定第一板和第二板的组合单元（130）。第一电极布线和第二电极布线向电光元件施加电力。

8. 发明授权

KR101400919B1 박막 트랜지스터 및 그 제조 방법 有权
标题翻译：薄膜晶体管及其制造方法
公开(公告)号：KR101400919B1
公开(公告)日：2014-05-30
申请号：KR1020100006881
申请日：2010-01-26
申请人： 주성엔지니어링(주)
发明人： 김재호 , 오동건
IPC分类号： H01L29/786
摘要： 본 발명은 반도체 적층 구조, 그 제조 방법 및 이를 이용한 박막 트랜지스터에 관한 것이다.
본 발명의 실시 예에 따른 반도체 적층 구조는 기판 상에 서로 다른 결정 구조를 가지는 적어도 두 개의 층이 적층되어 형성되며, 적어도 하나는 비정질 ZnO막이고, 적어도 다른 하나는 결정질 ZnO막을 포함하고, 이를 박막 트랜지스터의 활성층에 이용한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式