专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011149118A1 액상 공정을 이용한 산화물 반도체 박막의 형성 방법, 결정화 방법, 이를 이용한 반도체 소자 형성 방법 审中-公开
标题翻译：使用液相工艺的氧化物半导体薄膜的成形方法和结晶方法以及使用其形成半导体元件的方法
公开(公告)号：WO2011149118A1
公开(公告)日：2011-12-01
申请号：PCT/KR2010/003263
申请日：2010-05-24
申请人： 연세대학교 산학협력단 , 김현재 , 이근우 , 허건의 , 정태훈 , 신현수 , 김건희 , 안병두 , 김경호
发明人： 김현재 , 이근우 , 허건의 , 정태훈 , 신현수 , 김건희 , 안병두 , 김경호
IPC分类号： H01L21/208 , H01L21/8247 , H01L31/042 , H01L29/786 , H01L27/14
CPC分类号： H01L29/7869 , H01L21/02554 , H01L21/02565 , H01L21/02623 , H01L29/66825 , H01L29/7881 , H01L31/1884 , Y02E10/50
摘要： 액상 공정을 이용한 산화물 반도체 박막 형성 및 결정화 방법, 플래쉬 메모리 형성 방법 그리고 산화물 반도체 박막 트랜지스터 및 그 형성 방법이 제공된다.
摘要翻译：提供了氧化物半导体薄膜形成和结晶方法以及使用液相工艺的闪存形成方法，以及氧化物半导体薄膜晶体管及其形成方法。

2. 发明公开

KR1020100053930A 적층형 유기 태양전지 및 그 제조방법 无效
标题翻译： TANDEM有机太阳能电池及其制造方法
公开(公告)号：KR1020100053930A
公开(公告)日：2010-05-24
申请号：KR1020080112816
申请日：2008-11-13
申请人： 연세대학교 산학협력단
发明人： 이근우 , 김현재 , 허건의 , 정태훈
IPC分类号： H01L51/42 , B82Y30/00
CPC分类号： Y02E10/549 , Y02P70/521 , H01L51/42 , B82Y30/00
摘要： PURPOSE: A tandem organic solar cell and a fabrication method are provided to improve photoelectric conversion efficiency of a solar cell by expanding an effective absorption wavelength range to a solar energy. CONSTITUTION: A photoelectric conversion layer is formed on the top of a first electrode(110). The photoelectric conversion layer includes a plurality of organic layers which are laminated in parallel with each other. A plurality of organic layers includes a doner material layer laminated on the top of the acceptor material layer and an acceptor material layer. A carbon isotope material is mixed in the doner material layer included in one among a plurality of organic layers. A second electrode(150) is formed on the top of the photoelectric conversion layer.
摘要翻译：目的：提供串联有机太阳能电池和制造方法，以通过将有效吸收波长范围扩展到太阳能来提高太阳能电池的光电转换效率。构成：在第一电极（110）的顶部形成光电转换层。光电转换层包括彼此平行叠层的多个有机层。多个有机层包括层叠在受主材料层的顶部的受体材料层和受主材料层。碳同位素材料混合在包含在多个有机层中的一个中的一个材料层中。第二电极（150）形成在光电转换层的顶部。

3. 发明公开

KR1020100060499A 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자 有权
标题翻译：使用低温工艺制造闪速存储器件的方法和闪存存储器件TEHREBY
公开(公告)号：KR1020100060499A
公开(公告)日：2010-06-07
申请号：KR1020080119109
申请日：2008-11-27
申请人： 연세대학교 산학협력단
发明人： 김현재 , 이근우 , 허건의 , 정태훈
IPC分类号： H01L27/115 , H01L21/8247 , B82Y10/00
CPC分类号： H01L29/66825 , B82Y10/00 , H01L29/42324 , H01L29/513 , H01L29/517 , H01L29/788 , Y10S977/762
摘要： PURPOSE: A method of fabricating a flash memory device using a low temperature process is provided to implement a 3D lamination structure easily by forming a channel region with a liquid-based oxide semiconductor material. CONSTITUTION: A control gate(103) is arranged on a substrate. A floating gate(107) is arranged on a control gate. The floating gate is formed by coating carbon nanotube material. A channel layer(108) is arranged on the floating gate. The channel layer is formed by coating liquid-based oxide semiconductor material.
摘要翻译：目的：提供使用低温工艺制造闪速存储器件的方法，通过形成具有液体氧化物半导体材料的沟道区域，容易地实现3D层叠结构。构成：在基板上设置控制栅极（103）。浮栅（107）布置在控制门上。浮栅是通过涂覆碳纳米管材料形成的。沟道层（108）布置在浮动栅极上。沟道层通过涂布液体氧化物半导体材料形成。

4. 发明授权

KR101029614B1 저온 공정을 이용한 3Ｄ 적층셀 구조의 플래쉬 메모리 소자의 제조 방법 및 3Ｄ 적층셀 구조의 플래쉬 메모리 소자 有权
标题翻译：一种制造具有使用低温工艺的3D堆叠单元结构和具有3D堆叠单元结构的闪存器件的闪存器件的方法
公开(公告)号：KR101029614B1
公开(公告)日：2011-04-15
申请号：KR1020100138283
申请日：2010-12-29
申请人： 연세대학교 산학협력단
发明人： 김현재 , 이근우 , 허건의 , 정태훈
IPC分类号： H01L21/8247 , H01L27/115
摘要： 본 발명은 3D 적층셀 구조의 플래쉬 메모리셀 구현에 적합한 저온 공정의 플래쉬 메모리 소자 제조 방법 및 이에 의해 제조되는 플래쉬 메모리 소자를 제공한다.
본 발명의 일 측면에 따른 3D 적층셀 구조의 플래쉬 메모리 소자의 제조 방법은, 기판 상에 제1 플로팅 게이트층 및 제1 제어 게이트층을 형성하는 단계; 및 상기 제1 제어 게이트층 위에 상부 채널층, 제2 플로팅 게이트층 및 제2 제어 게이트층을 형성하는 단계를 포함하고, 상기 상부 채널층은 용액 기반의 반도체 산화물 물질을 코팅하여 형성되는 것을 특징으로 한다.
摘要翻译：本发明提供一种制造适于实现3D层叠单元结构的闪存单元的低温工艺的闪存器件的方法以及由此制造的闪存器件。

5. 发明公开

KR1020090081569A 액상 수용액을 이용한 전지층의 제조방법 및 이를 이용한적층형 실리콘 태양전지의 제조방법 无效
标题翻译：通过解决方案加工制成的硅胶太阳能电池
公开(公告)号：KR1020090081569A
公开(公告)日：2009-07-29
申请号：KR1020080007510
申请日：2008-01-24
申请人： 연세대학교 산학협력단
发明人： 김현재 , 정태훈 , 허건의 , 모조드압데라피
IPC分类号： H01L31/075 , H01L31/04
CPC分类号： Y02E10/50 , H01L31/075 , H01L31/04
摘要： A method for fabricating cell layers using a liquid aqueous solution and a silicon-based tandem solar cell using the same are provided to directly inject impurities to a liquid aqueous solution in a doping process, thereby shortening a processing time. A silicon-based tandem solar cell comprises a substrate(100) and one or more cell layers(200,300). A method for fabricating the cell layers comprises the following steps of: coating a liquid aqueous solution containing p-type impurities on the substrate and heating and drying to form a p-type doped film; coating a non-doped liquid aqueous solution on the p-type doped film and heating and drying to form an i-type intrinsic film; coating a liquid aqueous solution containing n-type impurities on the i-type intrinsic film and heating and drying to form an n-type doped film; and thermally treating to form a p-i-n type amorphous silicon film.
摘要翻译：提供使用液体水溶液制造电池层的方法和使用该方法的硅基串联太阳能电池，以便在掺杂过程中将杂质直接注入液体水溶液中，从而缩短处理时间。硅基串联太阳能电池包括衬底（100）和一个或多个电池层（200,300）。一种制造电池层的方法包括以下步骤：在衬底上涂布含有p型杂质的液体水溶液并加热干燥以形成p型掺杂膜; 在p型掺杂膜上涂布非掺杂液体水溶液，加热干燥形成i型固有膜; 在i型本征膜上涂布含有n型杂质的液体水溶液，加热干燥以形成n型掺杂膜; 并进行热处理以形成p-i-n型非晶硅膜。

6. 发明授权

KR101016440B1 저온 공정을 이용한 플래쉬 메모리 소자의 제조 방법 및 플래쉬 메모리 소자 有权
标题翻译：使用低温工艺制造闪速存储器件的方法和闪存存储器件TEHREBY
公开(公告)号：KR101016440B1
公开(公告)日：2011-02-21
申请号：KR1020080119109
申请日：2008-11-27
申请人： 연세대학교 산학협력단
发明人： 김현재 , 이근우 , 허건의 , 정태훈
IPC分类号： H01L27/115 , H01L21/8247 , B82Y10/00
摘要： 본 발명은 3D 적층셀 구조의 플래쉬 메모리셀 구현에 적합한 저온 공정의 플래쉬 메모리 소자 제조 방법 및 이에 의해 제조되는 플래쉬 메모리 소자를 제공한다. 본 발명의 일 측면에 따른 플래쉬 메모리 소자의 제조 방법은, 기판, 채널층, 플로팅 게이트 및 제어 게이트를 구비하는 플래쉬 메모리 소자의 제조 방법에 있어서, 상기 채널층은 용액 기반의 반도체 산화물 물질을 코팅하여 형성되는 것을 특징으로 한다.
플래쉬 메모리, 채널, 플로팅 게이트

7. 发明公开

KR1020100108078A 탄소 나노 튜브를 이용한 반도체 소자 및 그 제조방법 有权
标题翻译：使用碳纳米管的半导体器件及其制造方法
公开(公告)号：KR1020100108078A
公开(公告)日：2010-10-06
申请号：KR1020090026548
申请日：2009-03-27
申请人： 연세대학교 산학협력단
发明人： 김현재 , 허건의 , 이근우 , 김경민 , 정태훈
IPC分类号： H01L29/78 , H01L21/336 , B82B3/00 , B82Y10/00
CPC分类号： H01L21/02606 , H01L21/02225 , H01L27/3262 , H01L29/0669 , H01L29/41725 , H01L29/42312 , H01L29/4232 , H01L29/4908
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve the efficiency of a semiconductor device by executing a surface treatment process to a carbon nano tube. CONSTITUTION: A gate electrode(210) is formed on a substrate(200). A gate insulating layer(220) is formed on the substrate that includes the gate electrode. A source and a drain electrode(230,230') are formed on the upper part of the gate insulating layer. An active layer(240) is formed to be connected to the source and the drain electrode. The active layer includes a carbon nano tube which is surface-treated with a hydroxide ion-contained material.
摘要翻译：目的：提供半导体器件及其制造方法，以通过对碳纳米管执行表面处理工艺来提高半导体器件的效率。构成：在基板（200）上形成栅电极（210）。在包括栅电极的基板上形成栅极绝缘层（220）。源极和漏极（230,230'）形成在栅极绝缘层的上部。有源层（240）被形成为连接到源电极和漏电极。活性层包括用含氢氧离子的材料进行表面处理的碳纳米管。

8. 发明授权

KR101064423B1 탄소 나노 튜브를 이용한 반도체 소자 및 그 제조방법 有权
标题翻译：使用碳纳米管的半导体器件及其制造方法
公开(公告)号：KR101064423B1
公开(公告)日：2011-09-14
申请号：KR1020090026548
申请日：2009-03-27
申请人： 연세대학교 산학협력단
发明人： 김현재 , 허건의 , 이근우 , 김경민 , 정태훈
IPC分类号： H01L29/78 , H01L21/336 , B82B3/00 , B82Y10/00
摘要： 본 발명은 탄소 나노 튜브를 이용한 반도체 소자 및 그 제조방법에 관한 것으로, 기판과, 게이트 전극과, 게이트 절연층과, 소오스 및 드레인 전극과, 상기 소오스 및 드레인 전극과 접속하여 형성된 활성층을 포함하되, 상기 활성층은 수산화이온 함유 물질에 의해 표면 처리된 탄소 나노 튜브로 이루어지도록 함으로서, 탄소 나노 튜브에 대한 반도체 성질을 증가시킬 수 있는 효과가 있다.
탄소나노튜브, 수산화나트륨, 표면처리

9. 发明公开

KR1020110014550A 저온 공정을 이용한 3Ｄ 적층셀 구조의 플래쉬 메모리 소자의 제조 방법 및 3Ｄ 적층셀 구조의 플래쉬 메모리 소자 有权
标题翻译：使用低温工艺制造3-D堆叠闪速存储器件的方法和3-D堆叠闪存存储器件TEHREBY
公开(公告)号：KR1020110014550A
公开(公告)日：2011-02-11
申请号：KR1020100138283
申请日：2010-12-29
申请人： 연세대학교 산학협력단
发明人： 김현재 , 이근우 , 허건의 , 정태훈
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/0688 , B82Y10/00 , H01L27/0207 , H01L27/11551 , H01L29/42324 , H01L29/517 , H01L29/66825
摘要： PURPOSE: A method for manufacturing a flash memory device of a 3d laminated cell structure is provided to form a channel area using a liquid oxide semiconductor material, thereby easily manufacturing a flash memory cell at a low temperature. CONSTITUTION: A semiconductor substrate(301) comprises source-drain regions(310,320). The first floating gate layer(307) and the first control gate layer(303) are formed on the semiconductor substrate. An upper channel layer(368) is formed on the first control gate layer. The second floating gate layer(365) is formed on the upper channel layer. The second control gate layer(363) is formed on the second floating gate layer.
摘要翻译：目的：提供一种用于制造3d叠层电池结构的闪速存储器件的方法以形成使用液氧化物半导体材料的沟道区域，由此容易地在低温下制造闪存单元。构成：半导体衬底（301）包括源 - 漏区（310,320）。第一浮栅层（307）和第一控制栅极层（303）形成在半导体衬底上。在第一控制栅极层上形成上沟道层（368）。第二浮栅层（365）形成在上沟道层上。第二控制栅层（363）形成在第二浮栅层上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式