专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101680767B1 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 有权
标题翻译：使用杂质注入制造具有高功率的高电子迁移率晶体管的方法
公开(公告)号：KR101680767B1
公开(公告)日：2016-11-30
申请号：KR1020100097417
申请日：2010-10-06
申请人： 삼성전자주식회사 , 경북대학교 산학협력단
发明人： 최혁순 , 이정희 , 신재광 , 오재준 , 하종봉 , 김종섭 , 황인준 , 홍기하 , 임기식 , 김기원 , 김동석
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66462 , H01L21/0254 , H01L21/76237 , H01L29/0847 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/207 , H01L29/4236 , H01L29/7787
摘要： 불순물주입을이용한고출력의고 전자이동도트랜지스터(HEMT) 제조방법에관해개시되어있다. 일실시예에의한개시된 HEMT의제조방법은기판상에제1 물질층을형성하고, 상기제1 물질층의전기적저항을높인다음, 이러한제1 물질층상에제1 물질층보다밴드갭이큰, 이격된소스패턴과드레인패턴을형성하는과정을포함한다.
摘要翻译：所述方法可以包括在衬底上形成第一材料层，增加第一材料层的电阻，以及在第一材料层上形成彼此间隔开的源图案和漏极图案，带隙为源极和漏极图案大于第一材料层的带隙。

2. 发明授权

KR101813178B1 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법 有权
标题翻译：具有二维电子气体的层状结构，包含相同结构的半导体装置
公开(公告)号：KR101813178B1
公开(公告)日：2017-12-29
申请号：KR1020110061798
申请日：2011-06-24
申请人： 삼성전자주식회사 , 경북대학교 산학협력단
发明人： 최혁순 , 이정희 , 신재광 , 오재준 , 하종봉 , 김종섭 , 황인준 , 홍기하 , 임기식 , 김기원 , 김동석
IPC分类号： H01L29/778 , H01L21/335
摘要： 이차원전자가스를갖는적층구조물, 이를포함하는반도체소자및 이들의제조방법에관해개시되어있다. 개시된적층구조물의형성방법은제1물질층을형성하는단계, 상기제1물질층을열처리하는단계및 상기제1물질층상에상기제1물질층에이차원전자가스(two-dimensional electron gas)(2DEG)를유발시키는제2물질층을형성하는단계를포함할수 있다. 상기제1물질층의열처리는상기제1물질층의표면조도(surface roughness) 및/또는표면상태(surface states)를증가시키는조건으로수행할수 있다. 위와같은방법으로형성된적층구조물상에반도체소자를제조할수 있다.
摘要翻译：具有二维电子气的堆叠结构，包括该堆叠结构的半导体器件及其制造方法。所公开的形成堆叠结构的方法包括：形成第一材料层;对第一材料层进行热处理;以及在第一材料层上沉积二维电子气（2DEG） Lt是第二材料层。第一材料层的热处理可以在增加第一材料层的表面粗糙度和/或表面状态的条件下进行。可以在由上述方法形成的叠层结构上制造半导体器件。

3. 发明公开

KR1020130006870A 이차원 전자가스를 갖는 적층구조물, 이를 포함하는 반도체소자 및 이들의 제조방법 审中-实审
标题翻译：具有两维电子气体的堆叠结构，包括堆叠结构的半导体器件及其制造方法
公开(公告)号：KR1020130006870A
公开(公告)日：2013-01-18
申请号：KR1020110061798
申请日：2011-06-24
申请人： 삼성전자주식회사 , 경북대학교 산학협력단
发明人： 최혁순 , 이정희 , 신재광 , 오재준 , 하종봉 , 김종섭 , 황인준 , 홍기하 , 임기식 , 김기원 , 김동석
IPC分类号： H01L29/778 , H01L21/335
CPC分类号： H01L29/2003 , H01L29/66462 , H01L29/7783
摘要： PURPOSE: A laminate structure with 2D electronic gas, a semiconductor device including the same, and a manufacturing method thereof are provided to prevent the crystallization deterioration of a first semiconductor layer by forming a buffer layer between a substrate and the first semiconductor layer to reduce a lattice coefficient and a thermal expansion coefficient between the substrate and the first semiconductor layer. CONSTITUTION: A first semiconductor layer(10) is formed on a substrate(SUB1). The semiconductor layer includes a III-V semiconductor. The first semiconductor layer is thermally processed. A second semiconductor layer(20) is formed on the thermally processed first semiconductor layer. 2D electronic gas is formed on the first semiconductor layer by the second semiconductor layer.
摘要翻译：目的：提供一种具有2D电子气体的层叠结构体，包含该电子气体的半导体装置及其制造方法，其特征在于，通过在基板与第一半导体层之间形成缓冲层，以防止第一半导体层的结晶劣化，晶格系数和基板与第一半导体层之间的热膨胀系数。构成：在衬底（SUB1）上形成第一半导体层（10）。半导体层包括III-V半导体。第一半导体层被热处理。在热处理的第一半导体层上形成第二半导体层（20）。 2D电子气体由第二半导体层形成在第一半导体层上。

4. 发明公开

KR1020120035720A 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법 有权
标题翻译：使用强制注射制造高功率高功率晶体管的方法
公开(公告)号：KR1020120035720A
公开(公告)日：2012-04-16
申请号：KR1020100097417
申请日：2010-10-06
申请人： 삼성전자주식회사 , 경북대학교 산학협력단
发明人： 최혁순 , 이정희 , 신재광 , 오재준 , 하종봉 , 김종섭 , 황인준 , 홍기하 , 임기식 , 김기원 , 김동석
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66462 , H01L21/0254 , H01L21/76237 , H01L29/0847 , H01L29/2003 , H01L29/201 , H01L29/205 , H01L29/207 , H01L29/4236 , H01L29/7787 , H01L29/66431
摘要： PURPOSE: A high power/electron mobility transistor manufacturing method which uses an impurity injection method is provided to reduce a leakage current by increasing electrical resistance of a material layer which includes two-dimensional electron gas. CONSTITUTION: A first material layer is arranged on a substrate(30). The electrical resistance of the first material layer is increased. A source pattern(38S) and a drain pattern(38D) are formed on the first material layer. A gate insulating layer(42) is arranged on the first material layer. A gate electrode, a source electrode(44), and a drain electrode(46) are respectively formed on the gate insulating layer, the source pattern, and the drain pattern.
摘要翻译：目的：提供使用杂质注入方法的高功率/电子迁移率晶体管制造方法，以通过增加包括二维电子气的材料层的电阻来减小泄漏电流。构成：第一材料层布置在基底（30）上。第一材料层的电阻增加。源图案（38S）和漏极图案（38D）形成在第一材料层上。栅极绝缘层（42）布置在第一材料层上。在栅极绝缘层，源极图案和漏极图案上分别形成栅电极，源极（44）和漏极（46）。

5. 发明公开

KR1020110067512A 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 有权
标题翻译：增强正常关闭氮化硅器件及其制造方法
公开(公告)号：KR1020110067512A
公开(公告)日：2011-06-22
申请号：KR1020090124126
申请日：2009-12-14
申请人： 경북대학교 산학협력단
发明人： 이정희 , 하종봉 , 강희성 , 김성남 , 임기식
IPC分类号： H01L29/78
CPC分类号： H01L29/7833 , H01L21/2253 , H01L29/41725 , H01L29/42312
摘要： PURPOSE: An enhancement normally off nitride semiconductor device and a manufacturing method thereof are provided to improve the ohmic contact performance between a source/drain electrode by increasing the concentration of two-dimensional electron gas in the source/drain electrode. CONSTITUTION: In an enhancement normally off nitride semiconductor device and a manufacturing method thereof, a first nitride semiconductor layer is formed on a substrate(S100). A gate electrode is formed in the certain area of the first nitride semiconductor layer(S200). Ions are implanted on the first nitride semiconductor layer in which the gate electrode is formed(S300). The insulating layer of the gate electrode is etched by certain thickness(S350). The second nitride semiconductor layer is formed on the top of the first nitride semiconductor layer of the source/drain region in which the ion is implanted(S400) The source / drain electrode is formed on the second nitride semiconductor layer(S500).
摘要翻译：目的：提供通常关闭氮化物半导体器件的增强及其制造方法，以通过增加源极/漏极中的二维电子气的浓度来改善源极/漏极之间的欧姆接触性能。构成：在正常关闭的氮化物半导体器件的增强及其制造方法中，在衬底上形成第一氮化物半导体层（S100）。在第一氮化物半导体层的特定区域中形成栅极电极（S200）。将离子注入形成栅电极的第一氮化物半导体层上（S300）。蚀刻栅电极的绝缘层一定厚度（S350）。第二氮化物半导体层形成在其中注入离子的源极/漏极区的第一氮化物半导体层的顶部（S400）。源极/漏极形成在第二氮化物半导体层上（S500）。

6. 发明授权

KR101092467B1 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 有权
标题翻译：正常关闭氮化物半导体器件的增强及其制造方法
公开(公告)号：KR101092467B1
公开(公告)日：2011-12-13
申请号：KR1020090123987
申请日：2009-12-14
申请人： 경북대학교 산학협력단
发明人： 이정희 , 임기식 , 하종봉
IPC分类号： H01L29/778
CPC分类号： H01L29/7787 , H01L29/1033 , H01L29/2003 , H01L29/517 , H01L29/66462
摘要： 본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로, 기판에 버퍼층을 형성하는 단계; 상기 버퍼층 상부에 제1 질화물 반도체 층을 형성하는 단계; 상기 제1 질화물 반도체 층 상부에 제2 질화물 반도체 층을 형성하는 단계; 상기 제2 질화물층 반도체 층 상부의 게이트 영역의 상기 제1 질화물 반도체 층 깊이까지 식각하는 단계; 상기 식각된 부분과 상기 제2 질화물 반도체층 상부에 절연막을 형성하는 단계; 소스/드레인 영역을 패터닝 하고, 상기 소스/드레인 영역의 상기 절연막을 식각하고, 상기 소스/드레인 영역에 전극을 형성하는 단계; 및 상기 게이트 영역의 절연막 상부에 게이트 전극을 형성하는 단계를 포함한다.
이와 같은 본 발명을 제공하면, 게이트 영역의 하부의 원천적으로 2DEG를 봉쇄하여 노말리 오프(normally off) 인헨스먼트 소자를 용이하게 구현할 수 있는 방법을 제공하고, HEMT 소자에 있어서 인헨스먼트 노말리 오프(Enhancement Normally off) 전력 반도체 소자로서 고효율의 구동회로가 간단한 반도체 소자를 제공할 수 있게 된다.
2DEG, 노말리 오프(normally off), HEMT, 질화물 반도체, 밴드갭

7. 发明公开

KR1020110067409A 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법 有权
标题翻译：氮化镓半导体器件的正常加工及其制造方法
公开(公告)号：KR1020110067409A
公开(公告)日：2011-06-22
申请号：KR1020090123987
申请日：2009-12-14
申请人： 경북대학교 산학협력단
发明人： 이정희 , 임기식 , 하종봉
IPC分类号： H01L29/778
CPC分类号： H01L29/7787 , H01L29/1033 , H01L29/2003 , H01L29/517 , H01L29/66462
摘要： PURPOSE: An enhancement normally off nitride semiconductor device and a manufacturing method thereof are provided to remove a hetero junction with selective etch and mask barrier, thereby blocking a secondary electrical gas. CONSTITUTION: In an enhancement normally off nitride semiconductor device and a manufacturing method thereof, a buffer layer is formed in a substrate(S100). A first nitride semiconductor layer is formed on the top of the buffer layer(S200). A second nitride semiconductor layer is formed on the top of the first nitride semiconductor layer(S300). The gate region of the second nitride layer on the top of semiconductor layer is etched(S400). An insulating layer is formed on the etched part and the top of the second nitride semiconductor layer(S500). A source / drain electrode are formed in a source/drain region(S600). The gate electrode is formed on the top of a dielectric layer of the gate region(S700).
摘要翻译：目的：提供常规关闭氮化物半导体器件的增强及其制造方法，以去除具有选择性蚀刻和掩模屏障的异质结，从而阻挡次级电气。构成：在正常关闭氮化物半导体器件的增强及其制造方法中，在衬底中形成缓冲层（S100）。第一氮化物半导体层形成在缓冲层的顶部（S200）。在第一氮化物半导体层的顶部形成第二氮化物半导体层（S300）。蚀刻半导体层顶部的第二氮化物层的栅极区域（S400）。在第二氮化物半导体层的蚀刻部分和顶部上形成绝缘层（S500）。源极/漏极形成在源极/漏极区（S600）中。栅电极形成在栅极区域的电介质层的顶部（S700）。

8. 发明授权

KR101172857B1 인헨스먼트 노멀리 오프 질화물 반도체 소자 및 그 제조방법 有权
标题翻译：正常关闭氮化物半导体器件的增强及其制造方法
公开(公告)号：KR101172857B1
公开(公告)日：2012-08-09
申请号：KR1020090124126
申请日：2009-12-14
申请人： 경북대학교 산학협력단
发明人： 이정희 , 하종봉 , 강희성 , 김성남 , 임기식
IPC分类号： H01L29/78
摘要： 본 발명은 노멀리 오프(normally off) 질화물 반도체 소자 및 그 제조방법에 관한 것으로, 기판 상부에 제1 질화물 반도체 층을 형성하는 단계; 상기 제1 질화물 반도체 층 소정 부위에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 상기 제1 질화물 반도체 층에 이온을 주입하는 단계; 상기 게이트 전극의 절연막을 소정 두께로 식각하는 단계; 상기 이온이 주입된 소스/드레인 영역의 상기 제1 질화물 반도체 층 상부에 제2 질화물 반도체 층을 형성하는 단계; 및 상기 제2 질화물 반도체 층 상부에 소스/드레인 전극을 형성하는 단계를 포함한다.
이와 같은 본 발명을 제공하면, 게이트와 소오스/드레인이 셀프 얼라인으로 형성이 되고, 소스/드레인 영역에서의 2DEG 농도의 증가와 LDD 구조로 인하여 더 큰 항복전압을 갖는 노멀리 오프(normally-off) 소자를 구현할 수 있을 뿐만 아니라, 2DEG 농도를 선택적으로 높이기 위한 이온주입을 용이하게 함으로써 E 모드의 고출력/고주파 반도체 소자의 제조공정의 수를 많이 줄일 수 있어서 제조단가를 크게 낮출 수 있는 큰 장점이 있다.
2DEG, 노멀리 오프(normally off), HEMT, 질화물 반도체, 밴드갭, LDD(Lightly Doped Drain)

9. 发明授权

KR102065115B1 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법 有权
公开(公告)号：KR102065115B1
公开(公告)日：2020-01-13
申请号：KR1020100109783
申请日：2010-11-05
申请人： 삼성전자주식회사
发明人： 황인준 , 홍기하 , 김종섭 , 신재광 , 오재준 , 하종봉 , 최혁순
IPC分类号： H01L29/778

10. 发明授权

KR101934851B1 고 전자 이동도 트랜지스터 有权
公开(公告)号：KR101934851B1
公开(公告)日：2019-01-04
申请号：KR1020120057472
申请日：2012-05-30
申请人： 삼성전자주식회사
发明人： 황인준 , 오재준 , 이재원 , 최효지 , 하종봉
IPC分类号： H01L29/778 , H01L29/861 , H01L29/47

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式