专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

KR102225782B1 KR102225782B1 - Variable resistance devices and methods of manufacturing the same 有权
公开(公告)号：KR102225782B1
公开(公告)日：2021-03-10
申请号：KR1020140095716A
申请日：2014-07-28
申请人： 삼성전자주식회사
发明人： 성동준 , 강윤선 , 정승재 , 최정달
IPC分类号： H01L43/08 , H01L27/115
CPC分类号： H01L27/2463 , H01L27/2409 , H01L27/2481 , H01L45/06 , H01L45/08 , H01L45/1233 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/1675
摘要： 가변 저항 메모리 장치는 제1 방향으로 각각 연장되는 복수 개의 제1 도전 구조물들, 제1 도전 구조물들 상부에 배치되며 제1 방향과 교차하는 제2 방향으로 각각 연장되는 복수 개의 제2 도전 구조물들, 및 각각이 제1 도전 구조물들과 제2 도전 구조물들의 교차부들에 배치되어 순차적으로 적층된 선택 소자 및 가변 저항 소자를 포함하는 복수 개의 메모리 셀들을 포함하며, 각 제1 도전 구조물의 상면은 이에 접촉하는 각 선택 소자의 저면보다 상기 제2 방향으로 작은 폭을 갖는다.

2. 发明授权

KR102069275B1 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법 有权
公开(公告)号：KR102069275B1
公开(公告)日：2020-01-22
申请号：KR1020130065419
申请日：2013-06-07
申请人： 삼성전자주식회사
发明人： 이동규 , 이재환 , 권태용 , 김상수 , 최정달
IPC分类号： H01L29/78 , H01L21/336

3. 发明授权

KR101874054B1 반도체 메모리 소자 및 그 제조 방법 有权
公开(公告)号：KR101874054B1
公开(公告)日：2018-07-04
申请号：KR1020110105834
申请日：2011-10-17
申请人： 삼성전자주식회사
发明人： 이창현 , 최정달
IPC分类号： H01L27/115 , H01L21/8247
摘要： 반도체메모리소자는, 공유비트라인에접속되어순차적으로직렬연결되고, 채널영역이제1 도전형을갖는증가형으로이루어지고제1 기준전압보다높은문턱전압을갖는제1 선택트랜지스터, 전기적동작에의해제2 기준전압보다낮은문턱전압을갖는제2 선택트랜지스터, 셀트랜지스터들, 그라운드선택트랜지스터를포함하는제1 셀스트링과, 상기공유비트라인에공통으로접속되어순차적으로직렬연결되고, 채널영역이제2 도전형을갖는공핍형으로이루어지고상기제1 기준전압보다낮은문턱전압을갖는제3 선택트랜지스터, 전기적동작에의해상기제2 기준전압보다높은문턱전압을갖는제4 선택트랜지스터, 셀트랜지스터들, 그라운드선택트랜지스터를포함하는제2 셀스트링을포함한다. 상기반도체메모리소자에포함되는선택트랜지스터들은문턱전압조절이용이하다.

4. 发明授权

KR101827893B1 도전 라인 구조물 및 그 형성 방법 有权
标题翻译：导电线路结构及其形成方法
公开(公告)号：KR101827893B1
公开(公告)日：2018-02-09
申请号：KR1020120018073
申请日：2012-02-22
申请人： 삼성전자주식회사
发明人： 이석원 , 이준희 , 최정달 , 조성민
IPC分类号： H01L21/027
CPC分类号： H01L23/4821 , H01L21/0337 , H01L21/32139 , H01L21/764 , H01L21/768 , H01L21/7682 , H01L21/76837 , H01L21/76838 , H01L21/76885 , H01L21/76895 , H01L23/4827 , H01L23/52 , H01L23/5222 , H01L23/528 , H01L23/53295 , H01L27/11519 , H01L27/11524 , H01L27/11565 , H01L27/1157 , H01L2924/0002 , H01L2924/00
摘要： 도전라인구조물및 그형성방법에서, 도전라인구조물은제1 도전라인패턴및 하드마스크패턴이적층되고, 라인형상을갖는제1 패턴구조물이구비된다. 상기제1 패턴구조물과나란하게배치되고, 제2 도전라인패턴및 하드마스크패턴이적층되는제2 패턴구조물이구비된다. 상기제1 및제2 패턴구조물의양 단부와각각접촉되어상기제1 및제2 패턴구조물이폐곡선의라인이되도록배치되는절연막패턴이구비된다. 또한, 적어도상기제1 및제2 패턴구조물들사이의갭의일부와 상기절연막패턴들사이의갭들사이에에어갭이구비되면서상기제1 및제2 패턴구조물과상기절연막패턴상부면을덮는층간절연막을포함한다. 상기도전라인구조물은기생커패시턴스가감소된다.
摘要翻译：在导线结构及其形成方法中，导线结构设置有第一导线图案和硬掩模图案堆叠且具有线形的第一图案结构。以及第二图案结构，其与第一图案结构平行设置，并且其中第二导线图案和硬掩模图案被堆叠。并且绝缘膜图案设置为与第一图案结构和第二图案结构的两端接触，使得第一图案结构和第二图案结构是闭合曲线的线。覆盖第一和第二图案结构以及绝缘膜图案的上表面的层间绝缘膜在第一和第二图案结构之间的间隙的至少一部分与绝缘膜图案之间的间隙之间设置有空隙。它包括。导线结构具有减小的寄生电容。

5. 发明授权

KR101808822B1 반도체 소자 및 그 제조방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR101808822B1
公开(公告)日：2017-12-14
申请号：KR1020110077702
申请日：2011-08-04
申请人： 삼성전자주식회사
发明人： 윤장근 , 설광수 , 최정달
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/7926 , H01L27/11573 , H01L27/11575 , H01L27/11582 , H01L29/66833
摘要： 본발명은반도체소자및 그제조방법에관한것으로, 계단형기판상에제공된복수개의수직채널들과, 상기계단형기판상에제공되며상기수직채널의연장방향을따라수직이격되고각각패드를포함하는도전막들을포함하는게이트스택과, 상기도전막들의패드들에접속되는수직한콘택들을포함한다. 상기게이트스택은계단형패턴의제1 도전막들과상기제1 도전막들상에적층된 L자형패턴의제2 도전막들을포함하고, 상기제1 도전막들의패드들은상기제1 도전막들의다른부분들에비해상승되어상기제2 도전막들의패드들과동일레벨을이룰수 있다.
摘要翻译：本发明是一种含有作为导电膜，多个在楼梯句子板上设置垂直通道和在楼梯句子板被垂直地沿着所述垂直通道的延伸方向上，在半导体器件上的每个垫和制造的方法间隔开设置并垂直接触连接到导电膜的焊盘。其中栅堆叠包括阶梯图案的第一导电膜和堆叠在第一导电膜上的L形图案的第二导电膜，并且可以升高到与第二导电膜的垫片相同的水平。

6. 发明授权

KR101635502B1 반도체 메모리 장치 및 그것의 프로그램 방법 有权
标题翻译：半导体存储器件及其编程方法
公开(公告)号：KR101635502B1
公开(公告)日：2016-07-01
申请号：KR1020090066933
申请日：2009-07-22
申请人： 삼성전자주식회사
发明人： 장재훈 , 최정달
IPC分类号： G11C16/34 , G11C16/12 , G11C16/24 , G11C16/08
CPC分类号： G11C16/0483 , G11C16/10 , G11C16/24
摘要： 본발명에따른반도체메모리장치의프로그램방법은, 상기복수의비트라인들중 프로그램비트라인과연결되는적어도하나의인히빗스트링의채널, 및인히빗비트라인에연결되는인히빗스트링들중 적어도어느하나의채널을상기공통소스라인으로제공되는프리차지전압으로충전하는단계와, 그리고워드라인전압을상기복수의셀 스트링들에제공하여상기충전된채널을부스팅(Boosting)시키는단계를포함한다.

7. 发明授权

KR101625380B1 전하 재활용 메모리 시스템 및 그것의 전하 재활용 방법 有权
标题翻译：充电循环记忆系统及其充电回收方法
公开(公告)号：KR101625380B1
公开(公告)日：2016-06-14
申请号：KR1020090110472
申请日：2009-11-16
申请人： 삼성전자주식회사
发明人： 설광수 , 최정달 , 허성회
IPC分类号： G11C16/02 , G11C16/06
CPC分类号： G11C16/0483 , G11C16/12 , G11C16/30
摘要： 본발명은메모리장치들의비트라인에서디스차지되는전하를회수하여재활용할수 있는메모리장치및 그것을사용하는메모리시스템에관한것이다. 본발명에따른메모리시스템은비트라인의디스차지전하를메모리장치외부로방출할수 있는메모리장치들, 상기비트라인의디스차지전하를충전하고및 충전된전하를제공할수 있는전하재활용기, 및상기메모리메모리장치들과상기전하재활용기를연결하는전하재활용라인들을포함한다. 상기메모리장치들은상기비트라인의디스차지전하를상기전하재활용라인에선택적으로방출하고, 상기전하재활용기는상기전하재활용라인을통해회수된전하들을충전하여재활용전원으로제공할수 있기때문에상기메모리시스템의전력소모를줄일수 있다.

8. 发明公开

KR1020150124049A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150124049A
公开(公告)日：2015-11-05
申请号：KR1020140050172
申请日：2014-04-25
申请人： 삼성전자주식회사
发明人： 허성기 , 권태용 , 김상수 , 최정달
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/66553 , H01L21/02532 , H01L21/76224 , H01L21/823807 , H01L21/823821 , H01L27/0886 , H01L27/0924 , H01L29/66795 , H01L29/7849 , H01L29/785 , H01L29/7848
摘要： 반도체장치및 그제조방법이제공된다. 반도체장치는제 1 영역및 제 2 영역을포함하는반도체기판, 상기제 1 영역의상기반도체기판상에배치되는제 1 핀구조체및 제 1 게이트전극을포함하는제 1 모오스트랜지스터로서, 상기제 1 핀구조체는차례로적층된제 1 버퍼패턴, 제 2 버퍼패턴, 및제 1 채널패턴을포함하는것, 및상기제 2 영역의상기반도체기판상에배치되는제 2 핀구조체및 제 2 게이트전극을포함하는제 2 모오스트랜지스터로서, 상기제 2 핀구조체차례로적층된제 3 버퍼패턴및 제 2 채널패턴을포함하되, 상기제 1 및제 3 버퍼패턴들은게르마늄(Ge)을포함하는제 1 반도체층으로형성되고, 상기제 1 채널패턴은게르마늄(Ge)을포함하는제 2 반도체층으로형성되며, 상기제 2 채널패턴은게르마늄(Ge)을포함하는제 3 반도체층으로형성되되, 상기제 1 반도체층내에서상기게르마늄의함량은상기제 1 및제 2 반도체층들에서상기게르마늄의함량보다작을수 있다.
摘要翻译：提供半导体器件和制造方法。半导体器件包括：半导体衬底，其包括第一区域和第二区域; 第一MOS晶体管，其包括第一引脚结构和设置在第一区域的半导体衬底上的第一栅电极，其中第一引脚结构包括依次层叠的第一缓冲图案，第二缓冲图案和第一通道图案; 以及第二MOS晶体管，其包括设置在所述第二区域的半导体衬底上的第二引脚结构和第二栅电极，其中所述第二引脚结构包括顺序层叠的第三缓冲图案和第二通道图案。第一和第三缓冲图案由包括锗（Ge）的第一半导体层形成，并且第一沟道图案由包括锗（Ge）的第二半导体层形成。第二沟道图案由包括锗（Ge）的第三半导体形成，并且第一半导体层中的锗的含量可以小于第一和第二半导体层中的锗的含量。

9. 发明授权

KR101565585B1 플래시 메모리 장치 및 그것을 포함한 메모리 시스템 有权
标题翻译：闪存存储器件和包括其的存储器系统
公开(公告)号：KR101565585B1
公开(公告)日：2015-11-03
申请号：KR1020090110473
申请日：2009-11-16
申请人： 삼성전자주식회사
发明人： 김주형 , 강창석 , 박영우 , 최정달 , 김종연
IPC分类号： G11C16/22 , G11C16/00
CPC分类号： G06F11/1068 , G11C2029/0411
摘要： 여기에제공되는플래시메모리장치는유저데이터를저장하는유저데이터영역과; 그리고보안데이터를저장하는보안데이터영역을포함하며, 보안데이터를저장하는메모리셀들의제 1 그룹들이더미데이터를저장하는메모리셀들의제 2 그룹들사이에각각배치되는보안데이터패턴이상기보안데이터영역에저장된다.

10. 发明授权

KR101561270B1 플래시 메모리 장치 그리고 그것의 채널 프리챠지 및 프로그램 방법들 有权
标题翻译：闪存存储器件及其程序和通道预先计算方法
公开(公告)号：KR101561270B1
公开(公告)日：2015-10-19
申请号：KR1020090098377
申请日：2009-10-15
申请人： 삼성전자주식회사
发明人： 조병규 , 설광수 , 허성회 , 최정달
IPC分类号： G11C16/30 , G11C16/12
CPC分类号： G11C16/32 , G11C16/0483 , G11C16/3418
摘要： 여기에는선택트랜지스터들을통해비트라인들에각각연결되고, 워드라인들에각각연결된메모리셀들로각각구성된스트링들을포함하는플래시메모리장치의채널프리챠지방법이제공되며, 채널프리챠지방법은제 1 워드라인바이어스조건에따라상기스트링들의채널들을프리챠지하고, 상기제 1 워드라인바이어스조건과다른제 2 워드라인바이어스조건에따라상기스트링들의채널들을프리챠지하는것을포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式