会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • CMOS電晶體 CMOS TRANSISTOR
    • CMOS晶体管 CMOS TRANSISTOR
    • TWI331399B
    • 2010-10-01
    • TW093116779
    • 2004-06-11
    • 豐田自動織機股份有限公司新潟精密股份有限公司大見忠弘
    • 西牟田武史宮城弘大見忠弘須川成利寺本章伸
    • H01L
    • H01L29/7851H01L21/823807H01L21/823821H01L21/82385H01L29/045
    • 本發明是以一種形成於半導體基板的MIS電晶體(金屬絕緣半導體)為前提,該MIS電晶體具有:半導體基板(702,910),對於其主面構成有表面至少有二個相異結晶面的凸部(704,910B);閘極絕緣膜(708,920B),於構成前述凸部之表面的至少有二個相異結晶面的各面,至少將其一部份予以覆蓋形成者;閘極電極(706,930B),其隔著前述閘極絕緣膜,於構成前述凸部之表面的至少二個相異結晶面的各面處形成者;及汲極和源極區域(710a,710b,910c,910d),係被形成於前述至少有二個相異結晶面的前述凸部中,且於前述閘極電極之兩側處者。依據這樣的構成,可以抑制元件面積的擴大,增大通道寬度。
    • 本发明是以一种形成于半导体基板的MIS晶体管(金属绝缘半导体)为前提,该MIS晶体管具有:半导体基板(702,910),对于其主面构成有表面至少有二个相异结晶面的凸部(704,910B);闸极绝缘膜(708,920B),于构成前述凸部之表面的至少有二个相异结晶面的各面,至少将其一部份予以覆盖形成者;闸极电极(706,930B),其隔着前述闸极绝缘膜,于构成前述凸部之表面的至少二个相异结晶面的各面处形成者;及汲极和源极区域(710a,710b,910c,910d),系被形成于前述至少有二个相异结晶面的前述凸部中,且于前述闸极电极之两侧处者。依据这样的构成,可以抑制组件面积的扩大,增大信道宽度。
    • 4. 发明专利
    • 矽半導體基板及其製造方法
    • 硅半导体基板及其制造方法
    • TWI326103B
    • 2010-06-11
    • TW093102420
    • 2004-02-03
    • 信越半導體股份有限公司大見忠弘
    • 山中秀記出水清史大見忠弘寺本章伸須川成利
    • H01L
    • H01L21/28167H01L21/02008H01L21/02027H01L21/02381H01L21/02428H01L21/02433H01L21/02532H01L21/02658H01L29/045
    • 本發明係用來製造{110}面的載子移動度,特別是作為n型FET之載子的電子的移動度顯示出高的值的半導體積體電路元件用的半導體基板,不使用特別的洗淨而是使用以往的RCA洗淨、或不進行自由基氧化而依據原子層級使表面平坦化,而提供一減低表面粗度的矽半導體基板及其製造方法。本發明是一以{110}面或讓{110}面傾斜的面作為主面的矽半導體基板,在其表面具有平均地沿著 方向之原子層級(atomic level)的階梯(step)。 【創作特點】 發明的揭露
      本發明之目的在於提供一種用以製造{110}面的載子移動度,特別是作為n型FET之載子的電子的移動度顯示出更高的值的半導體積體電路元件用矽半導體基板的方法,不使用如上述的5過程洗淨般之特別的洗淨,而是使用習知的RCA洗淨,或不進行自由基氧化而依據原子層級(atomic level)使得表面平坦化而減低表面粗度的矽半導體基板及其製造方法。
      為了要達到上述的目的,本發明之矽半導體基板的第1形態的特徵,是一以{110}面或讓{110}面傾斜的面作為主面的矽半導體基板,在其表面具有平均地沿著 方向之原子層級的階梯(step)。讓上述{110}面傾斜的面,較好是一使該{110}面朝 方向傾斜的面。
      將以{110}面或讓{110}面傾斜的面作為主面的矽半導體基板使用在半導體積體電路元件的最大的優點在於,p型FET的電洞移動度在 方向,相較於{100}面的情形大約高了2.5倍。因此,在該些矽半導體基板中的n型FET電子移動度,對於已提高到{100}面之電子移動度以上的半導體積體電路元件而言,藉著將電子與電洞流動的通道(channel)方向設在 方向,更加可實現電路元件的微細化。但是對於以在 方向未具有原子層級的階梯的{110}面作為主面的矽半導體基板而言,目前的情形是表面粗度不會成為{100}面的表面粗度以下,而其電子移動度較{100}面的電子移動度為小。
      為了要減低表面粗度,則必須實施原子層級的表面平坦化。藉著在表面形成階梯(step),可以在階梯之間形成平台,該平台面則成為原子層級般的平坦的面。若將階梯的端緣設成 方向,則流向 方向的載子會流經平坦的平台面正下方,或是不受階梯的段差所造成的散亂影響而流動,而能夠減低因為表面粗度所造成之散亂的影響,能夠實現高的移動度。此外,階梯的端緣,以原子層級來看並不成為直線而是具有數原子的凹凸,而將該部分稱為轉折(kink)部。因此,所謂沿著 方向的階梯,若是以微測器級數平均來看,則意味著沿著 方向的階梯。
      本發明之矽半導體基板的第1形態,則可以藉由磊晶成長法,在以讓{110}面朝 方向傾斜的面作為主面的矽半導體基板的表面,形成矽單結晶薄膜。藉由該磊晶成長法而在表面形成矽單結晶薄膜的矽半導體基板,換言之是一磊晶矽半導體基板,以下則將此稱為本發明的磊晶矽半導體基板。
      矽半導體基板的磊晶成長,則是根據可以將矽原子堆積在出現於平台上之階梯的鈕結部,同時使階梯以2次元成長的模型來說明。對於主面未些微傾斜且經過研磨‧洗淨處理後的{110}面的鏡面研磨矽半導體基板的表面,在通常的RCA洗淨中並未形成平台與階梯而存在有無數的微面(microfacet),而此則是造成表面粗度惡化的主要原因。當在其表面進行磊晶成長時,則無數的微面會擔當鈕結的角色而使得矽原子的堆積得以均勻。因此未形成朝向 方向的階梯與平台。
      但是本發明的磊晶矽半導體基板,在進行磊晶成長之前的鏡面研磨矽半導體基板的主面,則不管是否是已經些微傾斜的面的微斜面,雖然未觀察到平台與階梯,但是當在其表面作磊晶成長時,則在該成長過程中會形成平台與階梯,因此可以改善表面粗度。經過些微傾斜的鏡面研磨矽半導體基板則含有潛在地形成平台與階梯的主要原因。藉著將些微傾斜的方向設成本發明的 方向,可於作為載子流動方向的 方向平行地出現階梯,而載子可在作為階梯之間之平坦的面的平台面的正下方流動。因此載子不會因為階梯的段差而產生散亂。
      本發明之矽半導體基板的第1形態,可以將以讓{110}面朝 方向傾斜的面作為主面的矽半導體基板,在氫氣、或氬氣、或該些的混合氣體環境下實施熱處理(以下也有將該矽半導體基板稱為熱處理矽半導體基板的情形。在氫氣或氬氣,或該些的混合氣體環境下以高溫經過熱處理之微傾斜{110}面矽基板,藉著以高溫處理使表面的矽原子作再配列,可以在其表面形成階梯與平台。藉著將微傾斜的方向設為 方向,則平行於作為載子流動之方向的 方向會出現階梯,而能夠使載子在作為階梯間之平坦的面的平台面正下方流動。因此,載子不會因為階梯的段差而產生散亂。
      本發明之矽半導體基板的第2形態的特徵是一以讓{110}面朝 方向傾斜的面作為主面的矽半導體基板,而針對其表面實施鏡面研磨(以下也有將該矽半導體基板稱為鏡面研磨矽半導體基板的情形。如上所述,對於讓{110}面朝 方向些微傾斜而經實施研磨‧洗淨處理的矽基板雖然未形成階梯與平台,但藉著針對該基板實施磊晶成長或是在氫氣或氬氣環境下實施熱處理可以形成階梯與平台,因此在矽基板的表面會內含有形成階梯與平台的主要原因。在用於形成半導體積體電路元件之初期過程的洗淨過程及熱處理過程中可以形成階梯與平台。
      本發明之矽半導體基板中的微傾斜角度較好是0∘以上、8∘未滿。讓{110}面朝 方向傾斜8∘的面會成為另外的低指數面{551}面,為了要在該表面形成階梯與平台,則必須讓{551}面僅稍微地傾斜。因此,較好是8∘未滿。當微傾斜角度變大時,則平台寬度會變小,而階梯的密度變高。由於{110}面的單原子層階梯的段差為0.192nm,因此在8∘時之計算上的平台寬度為1.36nm,而由於2原子階梯的段差為0.394nm,因此平台寬度成為2.73nm,而平台寬度與階梯段差成為同一級數(order)。當階梯的密度變高時,則轉折密度亦會變高,而很難藉由階梯作2次元磊晶成長,而無法形成朝向特定方向的階梯與平台。之所以包含0∘則是導因於裝置精度。當從結晶晶棒切斷成晶圓時,即使是設定為0∘,但由於切斷機與方位測量機之精度的問題,一般上實際上具有10分左右的誤差。因此,即使號稱是0∘的晶圓,也極稀少完全成為0∘。
      本發明的矽半導體基板,較好將定向用平面(orientation flat)或缺口(notch)形成在 方向。藉著設成如此的構造,對於從結晶晶棒所切出之晶圓的表背面,其傾斜方向成為同一方向,由於不需要進行晶圓的表背面管理,因此可以排除弄錯表背面的危險性。
      本發明之矽半導體基板之製造方法的第1形態,其特徵在於:製作出以讓{110}面朝 方向傾斜的面作為主面的矽半導體基板,藉由磊晶成長法讓矽單結晶薄膜在其表面成長而製造出上述本發明之第1形態的矽半導體基板。
      本發明之矽半導體基板之製造方法的第2形態,其特徵在於:製作出以讓{110}面朝 方向傾斜的面作為主面的矽半導體基板,藉著將該矽半導體基板在氫氣、或氬氣或該些混合氣體環境中實施熱處理,而製造出上述本發明之第1形態的矽半導體基板。
    • 本发明系用来制造{110}面的载子移动度,特别是作为n型FET之载子的电子的移动度显示出高的值的半导体集成电路组件用的半导体基板,不使用特别的洗净而是使用以往的RCA洗净、或不进行自由基氧化而依据原子层级使表面平坦化,而提供一减低表面粗度的硅半导体基板及其制造方法。本发明是一以{110}面或让{110}面倾斜的面作为主面的硅半导体基板,在其表面具有平均地沿着<110>方向之原子层级(atomic level)的阶梯(step)。 【创作特点】 发明的揭露 本发明之目的在于提供一种用以制造{110}面的载子移动度,特别是作为n型FET之载子的电子的移动度显示出更高的值的半导体集成电路组件用硅半导体基板的方法,不使用如上述的5过程洗净般之特别的洗净,而是使用习知的RCA洗净,或不进行自由基氧化而依据原子层级(atomic level)使得表面平坦化而减低表面粗度的硅半导体基板及其制造方法。 为了要达到上述的目的,本发明之硅半导体基板的第1形态的特征,是一以{110}面或让{110}面倾斜的面作为主面的硅半导体基板,在其表面具有平均地沿着<110>方向之原子层级的阶梯(step)。让上述{110}面倾斜的面,较好是一使该{110}面朝<100>方向倾斜的面。 将以{110}面或让{110}面倾斜的面作为主面的硅半导体基板使用在半导体集成电路组件的最大的优点在于,p型FET的电洞移动度在<110>方向,相较于{100}面的情形大约高了2.5倍。因此,在该些硅半导体基板中的n型FET电子移动度,对于已提高到{100}面之电子移动度以上的半导体集成电路组件而言,借着将电子与电洞流动的信道(channel)方向设在<110>方向,更加可实现电路组件的微细化。但是对于以在<110>方向未具有原子层级的阶梯的{110}面作为主面的硅半导体基板而言,目前的情形是表面粗度不会成为{100}面的表面粗度以下,而其电子移动度较{100}面的电子移动度为小。 为了要减低表面粗度,则必须实施原子层级的表面平坦化。借着在表面形成阶梯(step),可以在阶梯之间形成平台,该平台面则成为原子层级般的平坦的面。若将阶梯的端缘设成<110>方向,则流向<110>方向的载子会流经平坦的平台面正下方,或是不受阶梯的段差所造成的散乱影响而流动,而能够减低因为表面粗度所造成之散乱的影响,能够实现高的移动度。此外,阶梯的端缘,以原子层级来看并不成为直线而是具有数原子的凹凸,而将该部分称为转折(kink)部。因此,所谓沿着<110>方向的阶梯,若是以微测器级数平均来看,则意味着沿着<110>方向的阶梯。 本发明之硅半导体基板的第1形态,则可以借由磊晶成长法,在以让{110}面朝<100>方向倾斜的面作为主面的硅半导体基板的表面,形成硅单结晶薄膜。借由该磊晶成长法而在表面形成硅单结晶薄膜的硅半导体基板,换言之是一磊晶硅半导体基板,以下则将此称为本发明的磊晶硅半导体基板。 硅半导体基板的磊晶成长,则是根据可以将硅原子堆积在出现于平台上之阶梯的钮结部,同时使阶梯以2次元成长的模型来说明。对于主面未些微倾斜且经过研磨‧洗净处理后的{110}面的镜面研磨硅半导体基板的表面,在通常的RCA洗净中并未形成平台与阶梯而存在有无数的微面(microfacet),而此则是造成表面粗度恶化的主要原因。当在其表面进行磊晶成长时,则无数的微面会担当钮结的角色而使得硅原子的堆积得以均匀。因此未形成朝向<110>方向的阶梯与平台。 但是本发明的磊晶硅半导体基板,在进行磊晶成长之前的镜面研磨硅半导体基板的主面,则不管是否是已经些微倾斜的面的微斜面,虽然未观察到平台与阶梯,但是当在其表面作磊晶成长时,则在该成长过程中会形成平台与阶梯,因此可以改善表面粗度。经过些微倾斜的镜面研磨硅半导体基板则含有潜在地形成平台与阶梯的主要原因。借着将些微倾斜的方向设成本发明的<100>方向,可于作为载子流动方向的<110>方向平行地出现阶梯,而载子可在作为阶梯之间之平坦的面的平台面的正下方流动。因此载子不会因为阶梯的段差而产生散乱。 本发明之硅半导体基板的第1形态,可以将以让{110}面朝<100>方向倾斜的面作为主面的硅半导体基板,在氢气、或氩气、或该些的混合气体环境下实施热处理(以下也有将该硅半导体基板称为热处理硅半导体基板的情形。在氢气或氩气,或该些的混合气体环境下以高温经过热处理之微倾斜{110}面硅基板,借着以高温处理使表面的硅原子作再配列,可以在其表面形成阶梯与平台。借着将微倾斜的方向设为<100>方向,则平行于作为载子流动之方向的<110>方向会出现阶梯,而能够使载子在作为阶梯间之平坦的面的平台面正下方流动。因此,载子不会因为阶梯的段差而产生散乱。 本发明之硅半导体基板的第2形态的特征是一以让{110}面朝<100>方向倾斜的面作为主面的硅半导体基板,而针对其表面实施镜面研磨(以下也有将该硅半导体基板称为镜面研磨硅半导体基板的情形。如上所述,对于让{110}面朝<100>方向些微倾斜而经实施研磨‧洗净处理的硅基板虽然未形成阶梯与平台,但借着针对该基板实施磊晶成长或是在氢气或氩气环境下实施热处理可以形成阶梯与平台,因此在硅基板的表面会内含有形成阶梯与平台的主要原因。在用于形成半导体集成电路组件之初期过程的洗净过程及热处理过程中可以形成阶梯与平台。 本发明之硅半导体基板中的微倾斜角度较好是0∘以上、8∘未满。让{110}面朝<100>方向倾斜8∘的面会成为另外的低指数面{551}面,为了要在该表面形成阶梯与平台,则必须让{551}面仅稍微地倾斜。因此,较好是8∘未满。当微倾斜角度变大时,则平台宽度会变小,而阶梯的密度变高。由于{110}面的单原子层阶梯的段差为0.192nm,因此在8∘时之计算上的平台宽度为1.36nm,而由于2原子阶梯的段差为0.394nm,因此平台宽度成为2.73nm,而平台宽度与阶梯段差成为同一级数(order)。当阶梯的密度变高时,则转折密度亦会变高,而很难借由阶梯作2次元磊晶成长,而无法形成朝向特定方向的阶梯与平台。之所以包含0∘则是导因于设备精度。当从结晶晶棒切断成晶圆时,即使是设置为0∘,但由于切断机与方位测量机之精度的问题,一般上实际上具有10分左右的误差。因此,即使号称是0∘的晶圆,也极稀少完全成为0∘。 本发明的硅半导体基板,较好将定向用平面(orientation flat)或缺口(notch)形成在<110>方向。借着设成如此的构造,对于从结晶晶棒所切出之晶圆的表背面,其倾斜方向成为同一方向,由于不需要进行晶圆的表背面管理,因此可以排除弄错表背面的危险性。 本发明之硅半导体基板之制造方法的第1形态,其特征在于:制作出以让{110}面朝<100>方向倾斜的面作为主面的硅半导体基板,借由磊晶成长法让硅单结晶薄膜在其表面成长而制造出上述本发明之第1形态的硅半导体基板。 本发明之硅半导体基板之制造方法的第2形态,其特征在于:制作出以让{110}面朝<100>方向倾斜的面作为主面的硅半导体基板,借着将该硅半导体基板在氢气、或氩气或该些混合气体环境中实施热处理,而制造出上述本发明之第1形态的硅半导体基板。