专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2019171585A1 PLL回路审中-公开
公开(公告)号：JPWO2019171585A1
公开(公告)日：2020-07-02
申请号：JP2018009265
申请日：2018-03-09
申请人：三菱電機株式会社
发明人：堤恒次 , 池田翔 , 下澤充弘
IPC分类号： H03L7/08 , H03L7/087
摘要：第1のパルスセレクタ(7a)は、可変分周器(3)の出力信号を位相周波数比較器(4a〜4d)に対して時分割で出力する。第2のパルスセレクタ(7b)は、基準信号源(1)からの基準信号を位相周波数比較器(4a〜4d)に対して時分割で出力する。位相周波数比較器(4a〜4d)のそれぞれの出力は、複数設けられたチャージポンプ回路(5a〜5d)にそれぞれ与えられる。

2. 发明专利

JPWO2018135151A1 可変利得増幅器およびベクトル合成型移相器审中-公开
公开(公告)号：JPWO2018135151A1
公开(公告)日：2019-01-24
申请号：JP2017043074
申请日：2017-11-30
申请人：三菱電機株式会社
发明人：山本航 , 堤恒次 , 丸山隆也 , 下沢充弘
IPC分类号： H03G3/10
摘要：それぞれ動作状態をオンとオフに切り替え可能な第1ソース接地差動対および第2ソース接地差動対を有する複数のメイン増幅器の各メイン増幅器について、第1制御パターンおよび第2制御パターンのいずれかに従って制御し、動作状態をオンとオフに切り替え可能な第3ソース接地差動対を有する第1サブ増幅器について、第3ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、可変利得増幅器の総利得を調整するように構成されている。

3. 发明专利

JP6440919B1 可変利得増幅器およびベクトル合成型移相器有权
公开(公告)号：JP6440919B1
公开(公告)日：2018-12-19
申请号：JP2018544571
申请日：2017-11-30
申请人：三菱電機株式会社
发明人：山本航 , 堤恒次 , 丸山隆也 , 下沢充弘
IPC分类号： H03H11/16 , H03G3/10
摘要：それぞれ動作状態をオンとオフに切り替え可能な第1ソース接地差動対および第2ソース接地差動対を有する複数のメイン増幅器の各メイン増幅器について、第1制御パターンおよび第2制御パターンのいずれかに従って制御し、動作状態をオンとオフに切り替え可能な第3ソース接地差動対を有する第1サブ増幅器について、第3ソース接地差動対の動作状態をオンとオフのいずれかに制御することで、可変利得増幅器の総利得を調整するように構成されている。

4. 发明专利

JPWO2018083797A1 差動増幅回路及び電圧バッファ回路审中-公开
公开(公告)号：JPWO2018083797A1
公开(公告)日：2018-11-01
申请号：JP2016082966
申请日：2016-11-07
申请人：三菱電機株式会社
发明人：丸山隆也 , 堤恒次 , 下沢充弘
IPC分类号： H03F3/45
CPC分类号： H03F3/45
摘要：差動増幅回路(11)は、差動入力端子(INa,INb)と、第1及び第2の増幅トランジスタ(M 1 ,M 2 )と、これら第1及び第2の増幅トランジスタのソース電極と電気的に接続された共通接続ノード(21c)と、共通接続ノード(21c)と第2電源ラインとの間に接続された定電流源(22)と、差動入力端子(INa,INb)に印加された入力電圧(V inp ,V inn )から同相入力電圧(V C )を検出する電圧検出器(30)と、同相入力電圧(V C )に応じたコンダクタンス値を有する電流経路を第1電源ライン(10D)と共通接続ノード(21c)との間に形成する分流回路(40)とを備える。

5. 发明专利

JP2016213741A 可変利得回路审中-公开
标题翻译：可变增益电路
公开(公告)号：JP2016213741A
公开(公告)日：2016-12-15
申请号：JP2015097407
申请日：2015-05-12
申请人：三菱電機株式会社
发明人：加藤淳 , 藤原孝信 , 堤恒次 , 谷口英司
IPC分类号： H03G1/04
摘要：【課題】差動対を構成しているトランジスタの線形動作を維持することが可能な範囲で、出力利得の可変範囲を広げることができるとともに、小型化を図ることができる可変利得回路を得ることを目的とする。【解決手段】定電圧が印加されている定電圧端子7とバイポーラトランジスタ3のベース端子との間に接続されている可変抵抗回路9と、定電圧が印加されている定電圧端子8とバイポーラトランジスタ4のベース端子との間に接続されている可変抵抗回路10とを設け、制御回路11が、可変抵抗回路9,10の抵抗値を制御する。【選択図】図1
摘要翻译：能够维持构成差分对的晶体管的线性操作的范围内，则能够扩大可变范围的输出增益的，以获得可变增益电路的尺寸可以减小兴趣。连接在所述恒压端子7的恒定电压之间的可变电阻电路9施加双极晶体管3的基极端子，所述恒压端子8和双极晶体管恒定电压被施加连接基极端子之间4和可变电阻器电路10被提供时，控制电路11个控制可变电阻电路9和10的电阻值。点域1

6. 发明专利

JP2015228569A 可変分周回路有权
标题翻译：可变分路器电路
公开(公告)号：JP2015228569A
公开(公告)日：2015-12-17
申请号：JP2014113006
申请日：2014-05-30
申请人：三菱電機株式会社
发明人：堤恒次
IPC分类号： H03K5/00 , H03K23/64
摘要：【課題】最大動作周波数を上げることができると共に、分周比設定信号をリタイミングする回路に高速動作を要求することのない可変分周回路を得る。【解決手段】各デュアルモジュラス分周器201,202は、自回路の出力クロック信号と出力分周比制御信号を、同じ入力クロックの異なるエッジに同期させる。また、与えられる分周比制御信号を、自回路の出力クロックをクロックとするラッチ回路で受け、ラッチ回路の出力信号に応じて分周比の決定を行う。【選択図】図1
摘要翻译：要解决的问题：提供一种可以增加最大操作频率并且不请求用于重新定时分配比设置信号以执行高速操作的电路的可变分频器电路。解决方案：相应的双模式分频器201,202使输出时钟信号和具有相同输入时钟的不同边沿的自身电路的输出分频比控制信号，并且用作为时钟的本机电路的输出时钟的锁存电路接收给定的分频比控制信号，并确定分频根据锁存电路的输出信号的比率。

7. 发明专利

JP6880332B1 逓倍波発生器有权
公开(公告)号：JP6880332B1
公开(公告)日：2021-06-02
申请号：JP2020534992
申请日：2019-11-01
申请人：三菱電機株式会社
发明人：丸山隆也 , 堤恒次 , 津留正臣
IPC分类号： H03B19/00
摘要：高周波を出力する発振器(1)と、発振器(1)から出力された高周波を、位相がN(Nは、2以上の整数)分の360度ずつずれているN相の高周波に分配するN相分配器(2)と、N相分配器(2)により分配されたそれぞれの高周波と、それぞれの高周波に基づいて生成された2次以上の高調波とからなる、高次高調波を出力するN個の高調波発生器(3−1)〜(3−N)と、N個の高調波発生器(3−1)〜(3−N)から出力された高次高調波を合成する電力合成器(4)とを備えるように、逓倍波発生器を構成した。

8. 发明专利

JP6797339B1 レーダ装置有权
公开(公告)号：JP6797339B1
公开(公告)日：2020-12-09
申请号：JP2020545389
申请日：2020-03-13
申请人：三菱電機株式会社
发明人：堤恒次 , 池田翔
IPC分类号： G01S13/34
摘要：レーダ装置(200)において、受信アンテナ(4−1,4−2)は、複数のモジュール(101−1,101−2)のうちの、属するモジュール以外のモジュールの送信アンテナ(3−1,3−2)が送信したチャープ信号を直接受信し、ミキサ(5−1,5−2)は、チャープ信号源(2−1,2−2)が生成したチャープ信号と、受信アンテナ(4−1,4−2)が受信したチャープ信号とを混合することによりベースバンド信号を生成し、アナログ−デジタル変換器(6−1,6−2)は、ミキサ(5−1,5−2)が生成したベースバンド信号をデジタル変換することによりデジタル信号を生成する。

9. 发明专利

JP6749523B2 レーダ装置有权
公开(公告)号：JP6749523B2
公开(公告)日：2020-09-02
申请号：JP2020523945
申请日：2018-06-07
申请人：三菱電機株式会社
发明人：堤恒次 , 萩原達也 , 下澤充弘
IPC分类号： G01S13/34 , G01S7/40

10. 发明专利

JPWO2020031372A1 可変利得増幅器审中-公开
公开(公告)号：JPWO2020031372A1
公开(公告)日：2020-08-20
申请号：JP2018030068
申请日：2018-08-10
申请人：三菱電機株式会社
发明人：山本航 , 堤恒次 , 下澤充弘
IPC分类号： H03F3/45 , H03G3/10
摘要：本発明を適用した可変利得増幅器は、入力端子、及び出力端子と接続され、入力端子からの信号を増幅して出力端子へ出力する第1のトランジスタ群と、入力端子と接続された第2のトランジスタ群と、出力端子と接続された第3のトランジスタ群と、第1のトランジスタ群、及び第2のトランジスタ群のなかでオンさせるトランジスタの総数を一定、且つ第1のトランジスタ群、及び第3のトランジスタ群のそれぞれでオンさせるトランジスタの総数を同じとし、第1のトランジスタ群、第2のトランジスタ群、及び第3のトランジスタ群を制御する制御部と、を備える。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式