专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

TW200744197A 非揮發性U型閘極側壁雙位元記憶體及其操作方法 A NON-VOLATILE MEMORY CELL 审中-公开
简体标题：非挥发性U型闸极侧壁双比特内存及其操作方法 A NON-VOLATILE MEMORY CELL
公开(公告)号：TW200744197A
公开(公告)日：2007-12-01
申请号：TW095118850
申请日：2006-05-26
申请人：金雅琴 YA-CHIN KING , 林崇榮
发明人：金雅琴 YA-CHIN KING , 林崇榮 CHRONG-JUNG LIN
IPC分类号： H01L , G11C
摘要：本發明揭露一種非揮發型雙位元記憶體,至少包含:一第一導電型雜質摻雜基底、一第二導電型雜質摻雜源/汲極、二複晶閘極(PO),分別形成於基底之兩對邊而將源/汲極包圍於其中、以及一儲存閘極(NO),以二間隙壁(spacer)形式形成於二複晶閘極之側壁及源/汲極之間,此外二間隙壁相連而形成U形。
简体摘要：本发明揭露一种非挥发型双比特内存,至少包含:一第一导电型杂质掺杂基底、一第二导电型杂质掺杂源/汲极、二复晶闸极(PO),分别形成于基底之两对边而将源/汲极包围于其中、以及一存储闸极(NO),以二间隙壁(spacer)形式形成于二复晶闸极之侧壁及源/汲极之间,此外二间隙壁相连而形成U形。

2. 发明专利

TW200743181A 閘極側壁儲存之雙位元快閃記憶體及其操作方法 TWIN NONVOLATILE MEMORY CELL ON UNIT DEVICE AND METHOD OF OPERATING THE SAME 审中-公开
简体标题：闸极侧壁存储之双比特闪存及其操作方法 TWIN NONVOLATILE MEMORY CELL ON UNIT DEVICE AND METHOD OF OPERATING THE SAME
公开(公告)号：TW200743181A
公开(公告)日：2007-11-16
申请号：TW095116135
申请日：2006-05-05
申请人：金雅琴 YA-CHIN KING , 林崇榮
发明人：金雅琴 YA-CHIN KING , 林崇榮 CHRONG-JUNG LIN
IPC分类号： H01L
摘要：一種形成於n型井之pMOS電晶體雙非揮發型記憶胞至少包含一選擇閘極,一對ONO(氧化層、氮化層、氧化層)間隙壁分別形成於該選擇閘極之兩側壁,該ONO間隙壁的該氮化層分別為L形及L形鏡像可儲存載子,而使每一該ONO間隙壁可以依程式化條件而構成一位元之儲存記憶胞,一源極具有重摻雜p型雜質,一延伸源極具有n型雜質,一汲極具有重摻雜p型雜質,一延伸汲極具有n型雜質。該雙非揮發型記憶胞程式化時可以利用帶對帶熱電子注入被選到的記憶胞的氮化層內,進行讀取時則採取逆讀法,以防止對未被選取的另一記憶胞干擾。位元資料抹除時可以利用(1)FN抹除及(2)帶對帶熱電洞注入(band to band hot hole injection)其中之一種。
简体摘要：一种形成于n型井之pMOS晶体管双非挥发型记忆胞至少包含一选择闸极,一对ONO(氧化层、氮化层、氧化层)间隙壁分别形成于该选择闸极之两侧壁,该ONO间隙壁的该氮化层分别为L形及L形镜像可存储载子,而使每一该ONO间隙壁可以依进程化条件而构成一比特之存储记忆胞,一源极具有重掺杂p型杂质,一延伸源极具有n型杂质,一汲极具有重掺杂p型杂质,一延伸汲极具有n型杂质。该双非挥发型记忆胞进程化时可以利用带对带热电子注入被选到的记忆胞的氮化层内,进行读取时则采取逆读法,以防止对未被选取的另一记忆胞干扰。比特数据抹除时可以利用(1)FN抹除及(2)带对带热电洞注入(band to band hot hole injection)其中之一种。

3. 发明专利

TW200744199A 奈米矽顆粒型架構之影像感測元件 NOVEL NANO-CRYSTAL DEVICE FOR IMAGE SENSING 失效
简体标题：奈米硅颗粒型架构之影像传感组件 NOVEL NANO-CRYSTAL DEVICE FOR IMAGE SENSING
公开(公告)号：TW200744199A
公开(公告)日：2007-12-01
申请号：TW095118327
申请日：2006-05-23
申请人：金雅琴 YA-CHIN KING , 林崇榮 CHRONG-JUNG LIN
发明人：金雅琴 YA-CHIN KING , 林崇榮 CHRONG-JUNG LIN
IPC分类号： H01L
CPC分类号： H01L31/0384 , H01L27/14609 , H01L31/04 , Y02E10/50
摘要：一種影像感應元件結構,形成於一積體電路最上層,它包含一以透明導電氧化層的上電極板,一反射金屬為下電極板,在下電極板與上電極板之間則是一絕緣層包覆無數顆矽質奈米晶粒。由於感光元件是位於積體電路最上層,而把必要的解調電路或其它相關電路放在半導體基板上。因此,本發明的優點不但包括不會佔據基板的平面面積,且沒有傳統形成於半導體基板之CMOS影像感測元件的開口率的顧慮。
简体摘要：一种影像感应组件结构,形成于一集成电路最上层,它包含一以透明导电氧化层的上电极板,一反射金属为下电极板,在下电极板与上电极板之间则是一绝缘层包覆无数颗硅质奈米晶粒。由于感光组件是位于集成电路最上层,而把必要的解调电路或其它相关电路放在半导体基板上。因此,本发明的优点不但包括不会占据基板的平面面积,且没有传统形成于半导体基板之CMOS影像传感组件的开口率的顾虑。

4. 发明授权

US08837227B2 Non-volatile semiconductor device, and method of operating the same 有权
标题翻译：非易失性半导体器件及其操作方法
公开(公告)号：US08837227B2
公开(公告)日：2014-09-16
申请号：US13438660
申请日：2012-04-03
申请人： Chrong-Jung Lin , Ya-Chin King
发明人： Chrong-Jung Lin , Ya-Chin King
IPC分类号： G11C16/04 , H01L29/788
CPC分类号： G11C16/0408 , H01L29/7883
摘要： A non-volatile semiconductor device and a method for operating the same are disclosed, where the non-volatile semiconductor device includes a gate dielectric layer, a p-type floating gate, a coupling gate, a first p-type source/drain, a second p-type source/drain, a first contact plug and a second contact plug. The gate dielectric layer is formed on a n-type semiconductor substrate. The p-type floating gate is formed on the gate dielectric layer. The first p-type source/drain and the second p-type source/drain are formed in the n-type semiconductor substrate. The first and second contact plugs are formed on the first and second p-type source/drains respectively. The coupling gate consists essentially of a capacitor dielectric layer and a third contact plug, where the capacitor dielectric layer is formed on the p-type floating gate, and the third contact plug is formed on the capacitor dielectric layer.
摘要翻译：公开了一种非易失性半导体器件及其操作方法，其中非易失性半导体器件包括栅极介电层，p型浮置栅极，耦合栅极，第一p型源极/漏极，第二p型源极/漏极，第一接触插塞和第二接触插塞。栅介质层形成在n型半导体衬底上。 p型浮栅形成在栅介质层上。第一p型源极/漏极和第二p型源极/漏极形成在n型半导体衬底中。第一和第二接触塞分别形成在第一和第二p型源极/漏极上。耦合栅极基本上由电容器介质层和第三接触插塞构成，其中电容器电介质层形成在p型浮置栅极上，第三接触插塞形成在电容器介电层上。

5. 发明授权

US08724398B2 Non-volatile semiconductor device, and method of operating the same 有权
标题翻译：非易失性半导体器件及其操作方法
公开(公告)号：US08724398B2
公开(公告)日：2014-05-13
申请号：US13438642
申请日：2012-04-03
申请人： Chrong-Jung Lin , Ya-Chin King
发明人： Chrong-Jung Lin , Ya-Chin King
IPC分类号： G11C16/04 , G11C16/16
CPC分类号： G11C16/16 , G11C16/0416 , H01L27/11521
摘要： A non-volatile semiconductor device and a method for operating the same are disclosed, where the non-volatile semiconductor device includes a gate dielectric layer, a n-type floating gate, a coupling gate, a first n-type source/drain, a second n-type source/drain, a first contact plug and a second contact plug. The gate dielectric layer is formed on a p-type semiconductor substrate. The n-type floating gate is formed on the gate dielectric layer. The first n-type source/drain and the second n-type source/drain are formed in the p-type semiconductor substrate. The first and second contact plugs are formed on the first and second n-type source/drains respectively. The coupling gate consists essentially of a capacitor dielectric layer and a third contact plug, where the capacitor dielectric layer is formed on the n-type floating gate, and the third contact plug is formed on the capacitor dielectric layer.
摘要翻译：公开了一种非易失性半导体器件及其操作方法，其中非易失性半导体器件包括栅极电介质层，n型浮动栅极，耦合栅极，第一n型源极/漏极，第二n型源极/漏极，第一接触插塞和第二接触插塞。栅电介质层形成在p型半导体衬底上。 n型浮栅形成在栅介质层上。第一n型源极/漏极和第二n型源极/漏极形成在p型半导体衬底中。第一和第二接触塞分别形成在第一和第二n型源极/漏极上。耦合栅极基本上由电容器介电层和第三接触插塞构成，其中电容器电介质层形成在n型浮置栅极上，第三接触插塞形成在电容器介电层上。

6. 发明授权

US08232978B2 Optical reflected touch panel and pixels and system thereof 有权
标题翻译：光学反射触摸面板及其像素及其系统
公开(公告)号：US08232978B2
公开(公告)日：2012-07-31
申请号：US12465666
申请日：2009-05-14
申请人： Wen-Jen Chiang , An-Thung Cho , Chrong-Jung Lin , Chia-Tien Peng , Ya-Chin King , Kun-Chih Lin , Chih-Wei Chao , Chien-Sen Weng , Feng-Yuan Gan
发明人： Wen-Jen Chiang , An-Thung Cho , Chrong-Jung Lin , Chia-Tien Peng , Ya-Chin King , Kun-Chih Lin , Chih-Wei Chao , Chien-Sen Weng , Feng-Yuan Gan
IPC分类号： G06F3/042 , G06G3/36 , G09G5/00
CPC分类号： G06F3/0412 , G06F3/0421
摘要： An optical reflective touch panel and pixels and a system thereof are provided. Each pixel of the optical reflective touch panel includes a display circuit and a sensing circuit. The display circuit controls the display of the pixel. The sensing circuit is coupled to the display circuit for sensing a sensitization state of the pixel during a turned-on period and a turned-off period of a backlight module and outputting a digital signal to notify an optical reflective touch panel system that whether the pixel is touched or not.
摘要翻译：提供光反射式触摸面板及其像素及其系统。光反射式触摸面板的每个像素包括显示电路和感测电路。显示电路控制像素的显示。感测电路耦合到显示电路，用于在背光模块的导通周期和关闭周期期间感测像素的感光状态，并输出数字信号以通知光反射式触摸面板系统，该像素是否是像素是否被触动

7. 发明授权

US08184486B2 Tunable current driver and operating method thereof 有权
标题翻译：可调电流驱动器及其操作方法
公开(公告)号：US08184486B2
公开(公告)日：2012-05-22
申请号：US12344268
申请日：2008-12-25
申请人： Chrong-Jung Lin , Ya-Chin King
发明人： Chrong-Jung Lin , Ya-Chin King
IPC分类号： G11C16/06
CPC分类号： G09G3/3233 , G09G2300/0847 , G09G2320/0295 , G09G2320/043
摘要： A tunable current driver comprising a semiconductor memory device and a selective transistor is provided, in which one of the source/drain pair of the semiconductor memory device is electrically coupled with a lighting device, and one of the source/drain pair of the selective transistor is electrically coupled with the gate electrode of the semiconductor memory device. The semiconductor memory device not only acts as “drive transistor” to drive the lighting device, but also is capable of adjusting the threshold voltage thereof.
摘要翻译：提供了一种包括半导体存储器件和选择性晶体管的可调电流驱动器，其中半导体存储器件的源极/漏极对中的一个与照明器件电耦合，并且选择晶体管的源极/漏极对之一与半导体存储器件的栅电极电耦合。半导体存储器件不仅用作“驱动晶体管”来驱动照明器件，而且还能够调节其阈值电压。

8. 发明申请

US20110116317A1 PROGRAM AND ERASE METHODS WITH SUBSTRATE TRANSIENT HOT CARRIER INJECTIONS IN A NON-VOLATILE MEMORY 有权
标题翻译：在非易失性存储器中具有基板瞬态热载体注入的程序和擦除方法
公开(公告)号：US20110116317A1
公开(公告)日：2011-05-19
申请号：US12985743
申请日：2011-01-06
申请人： TZU HSUAN HSU , Chao-I Wu , Kuang Yeu Hsieh , Ya-Chin King
发明人： TZU HSUAN HSU , Chao-I Wu , Kuang Yeu Hsieh , Ya-Chin King
IPC分类号： G11C16/04
CPC分类号： G11C16/0466
摘要： The present invention describes a uniform program method and a uniform erase method of a charge trapping memory by employing a substrate transient hot electron technique for programming, and a substrate transient hot hole technique for erasing, which emulate an FN tunneling method for NAND memory operation. The methods of the present invention are applicable to a wide variety of charge trapping memories including n-channel or p-channel SONOS types of memories and floating gate (FG) type memories. the programming of the charge trapping memory is conducted using a substrate transient hot electron injection in which a body bias voltage Vb has a short pulse width and a gate bias voltage Vg has a pulse width that is sufficient to move electrons from a channel region to a charge trapping structure.
摘要翻译：本发明通过采用用于编程的衬底瞬态热电子技术和用于擦除的衬底瞬时热孔技术来描述电荷俘获存储器的均匀编程方法和均匀擦除方法，其模拟用于NAND存储器操作的FN隧道法。本发明的方法可应用于包括n沟道或p沟道SONOS类型的存储器和浮动栅（FG）型存储器的各种电荷捕获存储器。使用衬底瞬态热电子注入进行电荷俘获存储器的编程，其中体偏置电压Vb具有短的脉冲宽度，并且栅极偏置电压Vg具有足以将电子从沟道区域移动到电荷捕获结构。

9. 发明申请

US20110026297A1 VARIABLE AND REVERSIBLE RESISTIVE ELEMENT, NON-VOLATILE MEMORY DEVICE AND METHODS FOR OPERATING AND MANUFACTURING THE NON-VOLATILE MEMORY DEVICE 有权
标题翻译：可变和可逆电阻元件，非易失性存储器件及其操作和制造非易失性存储器件的方法
公开(公告)号：US20110026297A1
公开(公告)日：2011-02-03
申请号：US12512045
申请日：2009-07-30
申请人： Chrong-Jung LIN , Ya-Chin KING
发明人： Chrong-Jung LIN , Ya-Chin KING
IPC分类号： G11C11/00 , H01L45/00 , H01L21/336
CPC分类号： H01L45/145 , G11C13/0007 , H01L23/485 , H01L23/5228 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1608 , H01L2924/0002 , H01L2924/00
摘要： A variable and reversible resistive element includes a transition metal oxide layer, a bottom electrode and at least one conductive plug module. The bottom electrode is disposed under the transition metal oxide layer. The conductive plug module is disposed on the transition metal oxide layer. The conductive plug module includes a metal plug and a barrier layer. The conductive plug is electrically connected with the transition metal oxide layer. The barrier layer surrounds the metal plug, wherein the transition metal oxide layer is made by reacting a portion of a dielectric layer being directly below the metal plug and a portion of the barrier layer contacting the portion of the dielectric layer, wherein the dielectric layer is formed on the bottom electrode. Moreover, a non-volatile memory device and methods for operating and manufacturing the same is disclosed in specification.
摘要翻译：可变和可逆电阻元件包括过渡金属氧化物层，底部电极和至少一个导电插塞模块。底部电极设置在过渡金属氧化物层下方。导电插头模块设置在过渡金属氧化物层上。导电插头模块包括金属插头和阻挡层。导电插头与过渡金属氧化物层电连接。阻挡层围绕金属插塞，其中过渡金属氧化物层是通过直接在金属插塞下方的电介质层的一部分与阻挡层的与电介质层的部分接触的部分反应制成的，其中电介质层是形成在底部电极上。此外，在说明书中公开了非易失性存储器件及其操作和制造方法。

10. 发明授权

US07737533B2 Low voltage transient voltage suppressor with tapered recess extending into substrate of device allowing for reduced breakdown voltage 有权
标题翻译：低电压瞬态电压抑制器，具有延伸到器件基板的锥形凹槽，允许降低击穿电压
公开(公告)号：US07737533B2
公开(公告)日：2010-06-15
申请号：US11827463
申请日：2007-07-11
申请人： Sheng-Huei Dai , Ya-Chin King , Hai-Ning Wang , Ming-Tai Chiang
发明人： Sheng-Huei Dai , Ya-Chin King , Hai-Ning Wang , Ming-Tai Chiang
IPC分类号： H01L29/26
CPC分类号： H01L29/861 , H01L29/66136
摘要： A semiconductor junction device includes a substrate of low resistivity semiconductor material having a preselected polarity. A tapered recess extends into the substrate and tapers inward as it extends downward from an upper surface of the substrate. A semiconductor layer is disposed within the recess and extends above the upper surface of the substrate. The semiconductor layer has a polarity opposite from that of the substrate. A metal layer overlies the semiconductor layer.
摘要翻译：半导体结器件包括具有预选极性的低电阻率半导体材料的衬底。锥形凹槽延伸到衬底中，并且从衬底的上表面向下延伸到内部渐缩。半导体层设置在凹槽内并在衬底的上表面上方延伸。半导体层的极性与基板的极性相反。金属层覆盖半导体层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式