会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 1. 发明授权
      US09330034B2 Levelization of memory interface for communicating with multiple memory devices 有权
    • Levelization of memory interface for communicating with multiple memory devices
    • 用于与多个存储设备通信的存储器接口的级别化
    • US09330034B2
    • 2016-05-03
    • US13582043
    • 2011-03-30
    • Yohan Usthavia Frans , Simon Li
    • Yohan Usthavia Frans , Simon Li
    • G06F13/00 , G06F13/16
    • G06F13/1689 , G06F13/1684
    • In a memory system in which a system clock signal is forwarded from the memory controller to multiple memory devices, the phase of the system clock signal forwarded to the slower memory device is advanced relative to the system clock signal forwarded to the faster memory device by a phase corresponding to the skew on the data links corresponding to the memory devices. This causes the state machine of the slower memory device to change states and advance earlier than the state machine in the faster memory device, and as a result, the data read from both the slower memory device and the faster memory device are unskewed on the data links between the memory controller and the memory devices.
    • 在其中系统时钟信号从存储器控制器转发到多个存储器件的存储器系统中，转发到较慢存储器件的系统时钟信号的相位相对于通过一个 相应于对应于存储器件的数据链路上的偏斜的相位。 这使得较慢的存储器件的状态机改变状态并且比较快的存储器件中的状态机更快地进行，结果是从较慢的存储器件和较快的存储器件读取的数据在数据上是不明确的 存储器控制器和存储器件之间的链接。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 8. 发明申请
      US20130013878A1 Levelization of Memory Interface for Communicating with Multiple Memory Devices 有权
    • Levelization of Memory Interface for Communicating with Multiple Memory Devices
    • 用于与多个内存设备通信的内存接口的级别化
    • US20130013878A1
    • 2013-01-10
    • US13582043
    • 2011-03-30
    • Yohan Usthavia Frans , Simon Li
    • Yohan Usthavia Frans , Simon Li
    • G06F12/00
    • G06F13/1689 , G06F13/1684
    • In a memory system in which a system clock signal is forwarded from the memory controller to multiple memory devices, the phase of the system clock signal forwarded to the slower memory device is advanced relative to the system clock signal forwarded to the faster memory device by a phase corresponding to the skew on the data links corresponding to the memory devices. This causes the state machine of the slower memory device to change states and advance earlier than the state machine in the faster memory device, and as a result, the data read from both the slower memory device and the faster memory device are unskewed on the data links between the memory controller and the memory devices.
    • 在其中系统时钟信号从存储器控制器转发到多个存储器件的存储器系统中，转发到较慢存储器件的系统时钟信号的相位相对于通过一个 相应于对应于存储器件的数据链路上的偏斜的相位。 这使得较慢的存储器件的状态机改变状态并且比较快的存储器件中的状态机更快地进行，结果是从较慢的存储器件和较快的存储器件读取的数据在数据上是不明确的 存储器控制器和存储器件之间的链接。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号