会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 2. 发明授权
      US08489791B2 Processor bus bridge security feature for network processors or the like 失效
    • Processor bus bridge security feature for network processors or the like
    • 处理器总线桥网络处理器的安全功能等
    • US08489791B2
    • 2013-07-16
    • US12979551
    • 2010-12-28
    • Richard J. Byrne , David S. Masters
    • Richard J. Byrne , David S. Masters
    • G06F13/26 , G06F13/40
    • G06F13/4027 , G06F13/4059
    • Described embodiments provide a system having a bridge for communicating information between two processor buses. The bridge receives a command from a first bus, the command having an identification field and an address field. As the command is entered into a buffer in the bridge, the address field is checked against one or more addresses. If there is a match, then control bits are checked to see if the command will be allowed or not depending on the identification field value. If the command is not transferred to the second bus, a flag is set in the buffer, and an error message is returned to the first bus, and an interrupt may be generated. The control bits allow commands access to specific addresses on the second bus or deny the access depending on the command identification field. Bit-wise masking provides a range of values for identification and address field matching.
    • 所描述的实施例提供了一种具有用于在两个处理器总线之间传送信息的桥的系统。 桥接器从第一总线接收命令，该命令具有识别字段和地址字段。 当命令输入到桥中的缓冲区中时，将根据一个或多个地址检查地址字段。 如果存在匹配，则根据识别字段值检查控制位是否允许该命令。 如果命令未被传送到第二总线，则在缓冲器中设置标志，并且将错误消息返回到第一总线，并且可能产生中断。 控制位允许命令访问第二总线上的特定地址或根据命令标识字段拒绝访问。 逐位屏蔽提供了一系列用于识别和地址字段匹配的值。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
    • 3. 发明申请
      US20110225337A1 TRANSACTION PERFORMANCE MONITORING IN A PROCESSOR BUS BRIDGE 失效
    • TRANSACTION PERFORMANCE MONITORING IN A PROCESSOR BUS BRIDGE
    • 处理车总线中的交易性能监控
    • US20110225337A1
    • 2011-09-15
    • US12979665
    • 2010-12-28
    • Richard J. Byrne , David S. Masters , Steven J. Pollock , Michael R. Betker
    • Richard J. Byrne , David S. Masters , Steven J. Pollock , Michael R. Betker
    • G06F13/36
    • G06F13/4027 , G06F13/4059
    • Described embodiments provide a system having a bridge for connecting two different processor buses. A process monitor within the bridge allows for measuring latency of commands issued on a first bus, passing through the bridge, and executed by clients coupled to the second bus. By using identification fields associated with the command, measuring the latency of each command begins with matching the identification field of the command to an integer. As the bridge passes acknowledgements back to the first bus, the monitoring of the command is stopped when an identification field associated with an acknowledgement matches the identification field of the command being monitored. Data collected include the minimum, maximum, total latency, and the number of commands monitored. From this data, the average latency can be easily calculated.
    • 所描述的实施例提供了一种具有用于连接两个不同处理器总线的桥的系统。 桥内的过程监视器允许测量在第一总线上发出的命令的等待时间，通过桥接器并由与第二总线耦合的客户端执行。 通过使用与该命令相关联的标识字段，测量每个命令的等待时间是将命令的标识字段与整数进行匹配开始。 当桥接器将确认传递回第一总线时，当与确认相关联的识别字段与正在监视的命令的标识字段匹配时，停止对命令的监视。 收集的数据包括最小值，最大值，总延迟以及受监视命令数。 从这些数据可以很容易地计算平均潜伏期。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明申请
      US20110225334A1 PROCESSOR BUS BRIDGE FOR NETWORK PROCESSORS OR THE LIKE 失效
    • PROCESSOR BUS BRIDGE FOR NETWORK PROCESSORS OR THE LIKE
    • 网络处理器的处理器总线或类似的
    • US20110225334A1
    • 2011-09-15
    • US12979800
    • 2010-12-28
    • Richard J. Byrne , Michael R. Betker
    • Richard J. Byrne , Michael R. Betker
    • G06F13/42
    • G06F13/4027 , G06F13/4059
    • Described embodiments provide a system having a bridge for connecting two different processor buses. The bridge receives a command from a first bus, the command having an identification field having a value. The command is then entered into a buffer in the bridge unless another command having the same identification field value exists in the buffer. Once the command with the same identification field value is removed from the buffer, the received command is entered into the buffer. Next, the buffered command is transmitted over a second bus. A response to the command is eventually received from the second bus, the response is transmitted over the first bus, and the command is then removed from the buffer. By not entering the received command until a similar command with the same identification value is removed from the buffer, command ordering is enforced even though multiple commands are pending in the buffer.
    • 所描述的实施例提供了一种具有用于连接两个不同处理器总线的桥的系统。 桥接器从第一总线接收命令，该命令具有具有值的识别字段。 然后，该命令被输入到桥中的缓冲器中，除非在缓冲器中存在具有相同标识字段值的另一命令。 一旦从缓冲区中删除具有相同标识字段值的命令，则将接收到的命令输入缓冲区。 接下来，缓冲命令通过第二总线传输。 最终从第二总线接收对该命令的响应，通过第一总线发送响应，然后从缓冲器中移除命令。 直到从缓冲区中删除具有相同标识值的类似命令，才能输入接收到的命令，即使缓冲区中有多个命令正在等待，也会执行命令排序。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 8. 发明授权
      US4333475A Ambulatory cardiac monitoring system 失效
    • Ambulatory cardiac monitoring system
    • 动态心脏监测系统
    • US4333475A
    • 1982-06-08
    • US100903
    • 1979-12-06
    • John R. Moreno , Richard J. Byrne , Charles B. Shakespeare
    • John R. Moreno , Richard J. Byrne , Charles B. Shakespeare
    • A61B5/0436 , G06F17/00 , A61B5/04
    • A61B5/0436 , A61B5/7239 , A61B5/7264
    • An ambulatory cardiac monitoring system (10) to event record and monitor ECG signals (20) from a patient (12) for a predetermined time interval. The ambulatory cardiac monitoring system (10) includes a recorder system (18) which is carried by the patient (12). The recorder system (10) is coupled to the patient through leads (16) and electrodes (14) positionally located contiguous to the patient (12). The recorder system (18) includes an analog pre-processor (32), a first microcomputer (34) coupled in a feedback manner to analog pre-processor (32), and a cassette recorder (38). The analog pre-processor (32) has incorporated both automatic gain control and conditioning circuitry that normalizes and filters the basic ECG signal (20). The analog pre-processor (32) produces a plurality of extraction signals which are input to microcomputer (34). The microcomputer (34) continuously monitors the signal inputs from the analog pre-processor (32) as well as digitized ECG signal (20) from an analog/digital converter (36). The microcomputer (34) includes decision algorithms for classification of each heartbeat and tallies abnormal events. The memory of microcomputer (34) is used as a temporary storage area of the ECG signal (20) in order to delay the ECG signal (20) for a predetermined time interval in order that analysis of a particular signal may be obtained.
    • 一种动态心脏监测系统（10），用于以预定时间间隔事件记录和监测来自患者（12）的ECG信号（20）。 动态心脏监测系统（10）包括由患者（12）承载的记录器系统（18）。 记录器系统（10）通过位于邻近病人（12）的位置的引线（16）和电极（14）与患者相连。 记录器系统（18）包括模拟预处理器（32），以反馈方式耦合到模拟预处理器（32）的第一微计算机（34）和盒式录像机（38）。 模拟预处理器（32）已经并入自动增益控制和调节电路，其对基本ECG信号（20）进行归一化和滤波。 模拟预处理器（32）产生输入到微计算机（34）的多个提取信号。 微型计算机（34）从模拟/数字转换器（36）连续地监视来自模拟预处理器（32）的信号输入以及数字化的ECG信号（20）。 微型计算机（34）包括用于每个心跳分类的判定算法，并计算异常事件。 微计算机（34）的存储器被用作ECG信号（20）的临时存储区域，以便延迟ECG信号（20）预定的时间间隔，以便可以获得特定信号的分析。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 9. 发明授权
      US08489792B2 Transaction performance monitoring in a processor bus bridge 失效
    • Transaction performance monitoring in a processor bus bridge
    • 处理器总线桥中的事务性能监控
    • US08489792B2
    • 2013-07-16
    • US12979665
    • 2010-12-28
    • Richard J. Byrne , David S. Masters , Steven J. Pollock , Michael R. Betker
    • Richard J. Byrne , David S. Masters , Steven J. Pollock , Michael R. Betker
    • G06F13/36
    • G06F13/4027 , G06F13/4059
    • Described embodiments provide a system having a bridge for connecting two different processor buses. A process monitor within the bridge allows for measuring latency of commands issued on a first bus, passing through the bridge, and executed by clients coupled to the second bus. By using identification fields associated with the command, measuring the latency of each command begins with matching the identification field of the command to an integer. As the bridge passes acknowledgements back to the first bus, the monitoring of the command is stopped when an identification field associated with an acknowledgement matches the identification field of the command being monitored. Data collected include the minimum, maximum, total latency, and the number of commands monitored. From this data, the average latency can be easily calculated.
    • 所描述的实施例提供了一种具有用于连接两个不同处理器总线的桥的系统。 桥内的过程监视器允许测量在第一总线上发出的命令的等待时间，通过桥接器并由与第二总线耦合的客户端执行。 通过使用与该命令相关联的标识字段，测量每个命令的等待时间是将命令的标识字段与整数进行匹配开始。 当桥接器将确认传递回第一总线时，当与确认相关联的识别字段与正在监视的命令的标识字段匹配时，停止对命令的监视。 收集的数据包括最小值，最大值，总延迟以及受监视命令数。 从这些数据可以很容易地计算平均潜伏期。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号