会员体验
专利管家（专利管理）
工作空间（专利管理）
风险监控（情报监控）
数据分析（专利分析）
侵权分析（诉讼无效）
联系我们
交流群
官方交流：
QQ群： 891211   
微信请扫码    >>>
现在联系顾问~
下载
著录项
PDF全文
热词
    • 3. 发明授权
      US5581512A Synchronized semiconductor memory 失效
    • Synchronized semiconductor memory
    • 同步半导体存储器
    • US5581512A
    • 1996-12-03
    • US537461
    • 1995-10-02
    • Mamoru Kitamura
    • Mamoru Kitamura
    • G11C11/407 , G11C7/10 , G11C11/413
    • G11C7/1072
    • A synchronized semiconductor memory device comprising a memory cell array, an address input circuit, an address set circuit, a command input circuit, a data reading/writing control circuit, a data output circuit, a data input circuit, a clock input circuit, an internal clock generating circuit, an internal clock timing control circuit. The clock input circuit comprises first and second clock input circuits, and the internal clock generating circuit comprises a first internal clock generating circuit receiving a clock information from the first clock input circuit, for generating a fist reference internal clock signal controlling the address input circuit, the address set circuit, the command input circuit, the data reading/writing control circuit, the data output circuit and the data input circuit, and a second internal clock generating circuit receiving a clock information from the second clock input circuit, for generating a second reference internal clock signal controlling only the data output circuit.
    • 一种同步半导体存储器件，包括存储单元阵列，地址输入电路，地址设置电路，命令输入电路，数据读/写控制电路，数据输出电路，数据输入电路，时钟输入电路 内部时钟发生电路，内部时钟定时控制电路。 时钟输入电路包括第一和第二时钟输入电路，内部时钟发生电路包括第一内部时钟发生电路，接收来自第一时钟输入电路的时钟信息，用于产生控制地址输入电路的第一参考内部时钟信号， 地址设定电路，命令输入电路，数据读/写控制电路，数据输出电路和数据输入电路;以及第二内部时钟发生电路，接收来自第二时钟输入电路的时钟信息，用于产生第二 参考内部时钟信号仅控制数据输出电路。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 4. 发明授权
      US5566108A Synchronized semiconductor memory 失效
    • Synchronized semiconductor memory
    • 同步半导体存储器
    • US5566108A
    • 1996-10-15
    • US537478
    • 1995-10-02
    • Mamoru Kitamura
    • Mamoru Kitamura
    • G11C11/407 , G11C7/10 , G11C11/413 , G11C8/00
    • G11C7/222 , G11C7/1072
    • A synchronized semiconductor memory device comprises a memory cell array, an address input circuit, an address set circuit, a command input circuit, a data reading/writing control circuit, a data output circuit, a data input circuit, a clock input circuit, an internal clock generating circuit, and an internal clock timing control circuit. The internal clock timing control circuit includes a delay circuit to receive a reference internal clock generated in the internal clock generating circuit, a plurality of level signals set in accordance with a given mode register set cycle, and a plurality of row address enable signals, and for generating at least an internal clock signal for timing-controlling the data reading/writing circuit. The internal clock timing control circuit also includes a logic circuit to receive the reference internal clock generated in the internal clock generating circuit and the plurality of row address enable signals, and for generating another internal clock signal for timing-controlling the data input circuit.
    • 同步半导体存储器件包括存储单元阵列，地址输入电路，地址设置电路，命令输入电路，数据读/写控制电路，数据输出电路，数据输入电路，时钟输入电路 内部时钟发生电路和内部时钟定时控制电路。 内部时钟定时控制电路包括：延迟电路，用于接收在内部时钟发生电路中产生的参考内部时钟;根据给定模式寄存器设置周期设置的多个电平信号;以及多个行地址使能信号;以及 用于至少产生用于对数据读/写电路进行定时控制的内部时钟信号。 内部时钟定时控制电路还包括一个逻辑电路，用于接收在内部时钟产生电路和多个行地址使能信号中产生的参考内部时钟，并产生用于定时控制数据输入电路的另一个内部时钟信号。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Global Dossier Espacenet 法律信息 同族专利 专利引用
    • 7. 发明授权
      US06937092B2 Audio amplifier 有权
    • Audio amplifier
    • 音频放大器
    • US06937092B2
    • 2005-08-30
    • US10711382
    • 2004-09-15
    • Mamoru Kitamura
    • Mamoru Kitamura
    • H03F3/185 , H03F3/217 , H03F3/38
    • H03F3/2171 , H03F3/2173 , H03F2200/331
    • A transformer 11, which converts input current into voltage output, is arranged between a power switch 1, which amplifies and outputs audio signals based on the power source voltage VDD supplied to MOS transistors Q1 to Q4, and a speaker 3. Through appropriately determining the turns ratio (Ns/Np), without causing the power source voltage VDD of the power switch 1 to be large, large voltage Vs is made to occur at both ends of the speaker 3 from such small power source voltage VDD. Through this, large output power can be obtained.
    • 将输入电流转换为电压输出的变压器11配置在功率开关1之间，放大并输出基于提供给MOS晶体管Q 1〜Q 4的电源电压VDD的音频信号和扬声器3。 通过适当地确定匝数比（Ns / Np），在不使电源开关1的电源电压VDD大的情况下，由于这种小的电源电压VDD，扬声器3的两端发生大的电压Vs。 由此可以获得大的输出功率。
    • 基本信息 添加关注 加入工作空间 PDF全文 PDF下载 全文下载 相似专利 双屏查看 权利要求书 说明书全文 Espacenet 法律信息 同族专利 专利引用
每页展示10个专利
每页展示10个专利
每页展示20个专利
每页展示50个专利
每页展示100个专利

IPRDB

最新中国发明专利 最新美国发明专利 技术领域 专利库 专利分类库 国际专利分类库

热门服务

会员版试用 API 数据接口 找代理 知嘟嘟专利交易 排行榜 大学排行榜 专利百科

关于我们

平台介绍 战略合作 网站地图

友情链接

知嘟嘟专利交易 国家知识产权局 中国商标网

联系方式


©2019-2023 上海吉码数字技术有限公司 版权所有，并保留所有权利 沪ICP备20016256号-6 沪公网安备31011702005475号