专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2005057637A2 COLLAGE MOLECULAIRE DE COMPOSANTS MICROELECTRONIQUES SUR UN FILM POLYMERE 审中-公开
标题翻译：微电子组件与聚合物膜分子结合的方法
公开(公告)号：WO2005057637A2
公开(公告)日：2005-06-23
申请号：PCT/FR2004/050656
申请日：2004-12-06
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , MORICEAU, Hubert , MORALES, Christophe , DI CIOCCIO, Léa
发明人： MORICEAU, Hubert , MORALES, Christophe , DI CIOCCIO, Léa
IPC分类号： H01L21/18
CPC分类号： H01L25/50 , H01L24/08 , H01L24/80 , H01L25/0657 , H01L2224/08145 , H01L2224/08225 , H01L2224/8001 , H01L2224/80012 , H01L2224/80896 , H01L2224/80948 , H01L2924/0002
摘要： Un procédé d'adhésion moléculaire directe d'un composant électronique (6) sur un polymère (4) est décrit. Le polymère (4) est recouvert d'une couche de liaison (5), par exemple en oxyde de silicium, qui permet de s'affranchir des problèmes occasionnés par la présence d'hydrocarbures. Le procédé permet la fabrication de structures tridimensionnelles (10) exempte de colle.
摘要翻译：本发明涉及一种将电子部件（6）直接分子粘合到聚合物（4）上的方法。根据本发明，聚合物（4）被例如氧化硅的接合层（5）覆盖，这消除了由烃的存在引起的问题。本发明的方法可用于生产没有胶水的三维结构（10）。

2. 发明申请

WO2008040782A1 DISPOSITIF DE SEPARATION D'UNE STRUCTURE EMPILEE ET PROCEDE ASSOCIE. 审中-公开
标题翻译：用于分离堆叠结构的装置和相关方法
公开(公告)号：WO2008040782A1
公开(公告)日：2008-04-10
申请号：PCT/EP2007/060548
申请日：2007-10-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , MORICEAU, Hubert , SARTORI, Sylvie , MONTMAYEUL, Philippe , MORALES, Christophe
发明人： MORICEAU, Hubert , SARTORI, Sylvie , MONTMAYEUL, Philippe , MORALES, Christophe
IPC分类号： B28D5/00 , H01L21/00
CPC分类号： B28D5/0011 , B28D5/0029 , Y10T156/11 , Y10T156/1972
摘要： L'invention concerne un dispositif de séparation, en deux parties distinctes, d'un empilement (5) comprenant une première partie, une seconde partie et une zone fragilisée interposée entre lesdites première et seconde parties, et une zone d'insertion, située en périphérie de l'empilement au niveau ou à proximité de la zone fragilisée, s' étendant sur tout ou partie de la périphérie de l'empilement. Le dispositif comprend au moins un séparateur (4) apte à pénétrer dans la zone d' insertion selon une distance de pénétration jusqu'à venir en contact avec la première partie de l'empilement en au moins un premier point de contact, situé en périphérie de l'empilement, et à venir en contact avec la seconde partie de l'empilement en au moins un second point de contact, situé en périphérie de l'empilement. Le dispositif comprend en outre des moyens d' entra*nement aptes à amener le séparateur à pénétrer dans la zone d'insertion jusqu'à ladite distance de pénétration et aptes à animer ledit séparateur et l'empilement d'un mouvement relatif. Le séparateur est configuré de manière à ce que la distance entre le premier point de contact et le second point de contact augmente au cours du mouvement relatif, les premier et second points de contact demeurant en périphérie de l'empilement au cours du mouvement relatif.
摘要翻译：本发明涉及一种用于分离成两个分离部分的装置，包括第一部分，第二部分和介于所述第一和第二部分之间的弱化区域的堆叠（5）以及设置在所述第一部分和第二部分的周边上的插入区域堆叠在弱化区域处或附近，并且在堆叠周边的一部分或整体上延伸。该装置包括至少一个分离器（4），其能够沿着穿透距离穿透到插入区域中，以便至少在位于堆叠的周边上的第一接触点处接触堆叠的第一部分并且为了接触堆叠的第二部分至少在位于堆叠的周边上的第二接触点处。该装置还包括驱动装置，用于沿着所述穿透距离将分离器驱动到插入区域中，并且用于对所述分离器和堆叠施加相对运动。分离器构造成使得在相对运动期间第一接触点和第二接触点之间的距离增加，在相对运动期间第一和第二接触点保留在堆叠的周边上。

3. 发明申请

WO2005057637A3 METHOD FOR THE MOLECULAR BONDING OF MICROELECTRONIC COMPONENTS TO A POLYMER FILM 审中-公开
标题翻译：微电子组件与聚合物膜分子结合的方法
公开(公告)号：WO2005057637A3
公开(公告)日：2006-03-30
申请号：PCT/FR2004050656
申请日：2004-12-06
申请人： COMMISSARIAT ENERGIE ATOMIQUE , MORICEAU HUBERT , MORALES CHRISTOPHE , DI CIOCCIO LEA
发明人： MORICEAU HUBERT , MORALES CHRISTOPHE , DI CIOCCIO LEA
IPC分类号： H01L21/18 , H01L21/20 , H01L21/98 , H01L25/065 , H01L21/58
CPC分类号： H01L25/50 , H01L25/0657 , H01L2924/0002 , H01L2924/00
摘要： The invention relates to a method for the direct molecular adhesion of an electronic component (6) to a polymer (4). According to the invention, the polymer (4) is covered with a bonding layer (5), for example, of silicon oxide, which eliminates the problems caused by the presence of hydrocarbons. The inventive method can be used to produce three-dimensional structures (10) without glue.
摘要翻译：本发明涉及一种将电子部件（6）直接分子粘合到聚合物（4）上的方法。根据本发明，聚合物（4）被例如氧化硅的接合层（5）覆盖，这消除了由烃的存在引起的问题。本发明的方法可用于生产没有胶水的三维结构（10）。

4. 发明申请

WO2005024934A1 SCELLEMENT METALLIQUE MULTIFONCTION 审中-公开
标题翻译：多用途金属密封
公开(公告)号：WO2005024934A1
公开(公告)日：2005-03-17
申请号：PCT/FR2004/002219
申请日：2004-09-01
申请人： S.O.I. TEC SILICON ON INSULATOR TECHNOLOGIES , COMMISSARIAT ENERGIE ATOMIQUE , KERDILES, Sébastien , LETERTRE, Fabrice , MORICEAU, Hubert , MORALES, Christophe
发明人： KERDILES, Sébastien , LETERTRE, Fabrice , MORICEAU, Hubert , MORALES, Christophe
IPC分类号： H01L21/762
CPC分类号： H01L21/02032 , H01L21/76254 , H01L21/76259 , H01L33/0079 , H01L2924/0002 , H01L2924/00
摘要： L'invention concerne un procédé de réalisation d'une couche mince (104) en matériau semi-conducteur sur un substrat (107), dit substrat final, comportant : - la formation de ladite couche en matériau semi-conducteur, sur un support, dit support initial (101), - l'assemblage de la couche mince (104) et du substrat final (107), par collage métallique, - la séparation mécanique du support initial (101) et de la couche mince (107). On obtient ainsi un substrat intermédiaire qui peut être utilisé pour la fabrication de divers composants tels que des diodes électroluminescentes ou des diodes laser. Ce procédé permet la réalisation d'une couche mince sur un substrat final à partir d'un substrat de départ qui peut être recyclé grâce à un démontage mécanique non destructif.
摘要翻译：本发明涉及一种用于在最终基板（107）上制造薄层（104）的方法，所述最终基板（107）包括在初始载体（101）上形成所述半导体层，将所述薄层（104）和最终基板（107）组装金属接合，并且在机械分离初始载体和薄层（107），从而获得可用于产生诸如电致发光二极管或激光二极管的不同组分的中间基板。本发明的方法使得可以从最初的基底在最终的基底上产生薄层，该初始基底可通过非破坏性的机械拆卸来回收。

5. 发明申请

WO2009153422A1 TRAITEMENT DE SURFACE PAR PLASMA D'AZOTE DANS UN PROCÉDÉ DE COLLAGE DIRECT 审中-公开
标题翻译： NITROGEN-PLASMA表面处理在直接粘结方法中的应用
公开(公告)号：WO2009153422A1
公开(公告)日：2009-12-23
申请号：PCT/FR2009/000502
申请日：2009-04-28
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , LIBRALESSO, Laure , MORICEAU, Hubert , MORALES, Christophe , RIEUTORD, François , VENTOSA, Caroline , CHEVOLLEAU, Thierry
发明人： MORICEAU, Hubert , MORALES, Christophe , RIEUTORD, François , VENTOSA, Caroline , CHEVOLLEAU, Thierry
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007
摘要： Deux plaques, comprenant chacune en surface une couche mince en oxyde de silicium ou en silicium, sont collées en soumettant la couche mince d'au moins une plaque à un traitement de surface formant un film mince superficiel d'oxynitrure de silicium d'une épaisseur inférieure à 5nm. Le film mince est réalisé au moyen d'un plasma à base d'azote, généré par une source plasma à couplage inductif. De plus, la différence de potentiel entre le plasma et un porte-substrat supportant ladite plaque, lors du traitement de surface, est inférieure à 50V, avantageusement inférieure à 15 V et de préférence nulle. Ceci permet d'obtenir une interface de collage ne présentant pas de défaut quelle que soit la température d'un éventuel traitement thermique réalisé après la mise en contact.
摘要翻译：通过使至少一个晶片的薄膜经受形成厚度小于5nm的薄氧氮化硅表面薄膜的表面处理，将两个晶片（其表面上的薄硅或氧化硅膜）结合在一起。该薄膜通过由感应耦合等离子体源产生的氮基等离子体形成。此外，在表面处理期间，等离子体和支撑所述晶片的衬底保持器之间的电势差小于50V，有利地小于15V，优选为零。这使得可以获得无缺陷的接合界面，而不管接触步骤之后进行的任何热处理的温度如何。

6. 发明申请

WO2006072871A2 PROCEDE D'ELABORATION DE STRUCTURES EMPILEES MIXTES, A ZONES ISOLANTES DIVERSES ET/OU ZONES DE CONDUCTION ELECTRIQUE VERTICALE LOCALISEES 审中-公开
标题翻译：生产混合堆叠结构的方法，不同的绝缘区域和/或本地化的垂直导电区域
公开(公告)号：WO2006072871A2
公开(公告)日：2006-07-13
申请号：PCT/IB2005/054432
申请日：2005-10-06
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , MORICEAU, Hubert , FOURNEL, Franck , MORALES, Christophe
发明人： MORICEAU, Hubert , FOURNEL, Franck , MORALES, Christophe
CPC分类号： H01L21/76254 , H01L21/76224
摘要： L'invention concerne un procédé de réalisation d'une structure semi-conductrice, comportant : - la formation contrôlée, à travers un masque (31), dans un premier substrat (30) en un matériau semi-conducteur, d' au moins une première zone en un matériau isolant (36), jusqu'au niveau de la surface inférieure (35) du masque, avant ou pendant le retrait du masque.
摘要翻译：本发明涉及一种用于制造半导体结构的方法，该半导体结构通过在由半导体材料制成的第一衬底（30）中通过掩模（31）形成由绝缘材料（36）制成的至少一个第一区域，以受控的方式形成，在去除掩模之前和之后的掩模下表面（35）的水平。

7. 发明申请

WO2006037933A2 PROCEDE D'ELABORATION DE STRUCTURES EMPILEES MIXTES, A ZONES ISOLANTES DIVERSES ET/OU ZONES DE CONDUCTION ELECTRIQUE VERTICALE LOCALISEES 审中-公开
标题翻译：生产混合堆叠结构的工艺，具有各种绝缘区和/或局部垂直导电区
公开(公告)号：WO2006037933A2
公开(公告)日：2006-04-13
申请号：PCT/FR2005/050825
申请日：2005-10-06
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , MORICEAU, Hubert , MORALES, Christophe , ZUSSY, Marc , DECHAMP, Jérôme
发明人： MORICEAU, Hubert , MORALES, Christophe , ZUSSY, Marc , DECHAMP, Jérôme
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/7624 , H01L21/76254 , H01L21/76259
摘要： L'invention concerne un procédé de réalisation d'une structure semi-conductrice, sur un substrat semi-conducteur dont une surface présente une topologie, ce procédé comportant : a) - une étape de formation d'une première couche (24) en un premier matériau isolant sur ladite surface, b) - une étape de formation d'une deuxième couche en un deuxième matériau isolant (28), moins dense que le premier matériau isolant, d'épaisseur comprise entre 2,5 p et 3,5 p, c) - une étape de planarisation de l'ensemble.
摘要翻译：
本发明涉及一种方法在具有呈现拓扑结构的表面的半导体衬底上形成半导体结构的方法，该方法在图1中公开。包括：a） - 在所述表面上的第一绝缘材料中形成第一层（24）的步骤，b） - 将第二层形成为层厚度小于第一绝缘材料的第二绝缘材料（28），其厚度在2.5p和3.5p之间，c） - 所述第二绝缘材料在一起。

8. 发明申请

WO2012028518A1 PROCÉDÉ DE RÉALISATION D'UN FILM, PAR EXEMPLE MONOCRISTALLIN, SUR UN SUPPORT EN POLYMÈRE 审中-公开
标题翻译：用于生产膜的方法，例如聚合物基材上的单晶膜
公开(公告)号：WO2012028518A1
公开(公告)日：2012-03-08
申请号：PCT/EP2011/064587
申请日：2011-08-24
申请人： COMMISSARIAT À L'ÉNERGIE ATOMIQUE ET AUX ÉNERGIES ALTERNATIVES , MORICEAU, Hubert , ARGOUD, Maxime , MORALES, Christophe , ZUSSY, Marc
发明人： MORICEAU, Hubert , ARGOUD, Maxime , MORALES, Christophe , ZUSSY, Marc
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007 , H01L21/68 , H01L21/6835 , H01L21/762 , H01L21/76224
摘要： Pour obtenir un film en un premier matériau sur un support en polymère : on colle une première plaque sur une seconde plaque (2), l'une au moins de ces plaques comportant au moins une couche du premier matériau située à proximité de l'interface, on creuse dans la première plaque au moins une cavité (4) dont le fond (5), parallèle à l'interface entre les première et seconde plaques, définit dans la première plaque une zone de fond, on forme une couche de polymère (8) dans cette cavité sur une épaisseur contrôlée à partir de son fond, on élimine la seconde plaque sur au moins la majeure partie de son épaisseur, en sorte de libérer, sous la couche de polymère, un film comportant ladite couche du premier matériau.
摘要翻译：为了获得在聚合物基板上由第一材料制成的薄膜：第一薄片粘合到第二薄片（2）上，这些薄片中的至少一个具有至少一层第一材料位于界面附近; 在第一片材中切割出至少一个空腔（4），所述腔体的底部（5）平行于第一和第二片材之间的界面限定了第一片材中的底部区域; 在该空腔中从其底部开始以受控的厚度形成聚合物层（8）在其至少大部分厚度上除去第二片，以便在聚合物层下方释放包含第一材料层的膜。

9. 发明申请

WO2009153422A8 NITROGEN-PLASMA SURFACE TREATMENT IN A DIRECT BONDING METHOD 审中-公开
标题翻译： NITROGEN-PLASMA表面处理在直接粘结方法中的应用
公开(公告)号：WO2009153422A8
公开(公告)日：2010-12-23
申请号：PCT/FR2009000502
申请日：2009-04-28
申请人： COMMISSARIAT ENERGIE ATOMIQUE , LIBRALESSO LAURE , MORICEAU HUBERT , MORALES CHRISTOPHE , RIEUTORD FRANCOIS , VENTOSA CAROLINE , CHEVOLLEAU THIERRY
发明人： LIBRALESSO LAURE , MORICEAU HUBERT , MORALES CHRISTOPHE , RIEUTORD FRANCOIS , VENTOSA CAROLINE , CHEVOLLEAU THIERRY
IPC分类号： H01L21/762
CPC分类号： H01L21/76251 , H01L21/2007
摘要： Two wafers, each having on a surface thereof a thin silicon or silicon oxide film, are bonded by subjecting the thin film of at least one wafer to a surface treatment forming a thin silicon oxynitride surface film with a thickness of less than 5 nm. The thin film is formed by means of a nitrogen-based plasma, generated by an inductively coupled plasma source. In addition, the potential difference between the plasma and a substrate holder supporting said wafer, during the surface treatment, is less than 50 V, advantageously less than 15 V and preferably zero. This makes it possible to obtain a defect-free bonding interface irrespective of the temperature of any heat treatment carried out after the contacting step.
摘要翻译：通过使至少一个晶片的薄膜经受形成厚度小于5nm的薄氧氮化硅表面薄膜的表面处理，将两个晶片（其表面上的薄硅或氧化硅膜）结合在一起。该薄膜通过由感应耦合等离子体源产生的氮基等离子体形成。此外，在表面处理期间，等离子体和支撑所述晶片的衬底保持器之间的电势差小于50V，有利地小于15V，优选为零。这使得可以获得无缺陷的接合界面，而不管接触步骤之后进行的任何热处理的温度如何。

10. 发明申请

WO2006072871A3 METHOD FOR PRODUCING MIXED STACKED STRUCTURES, DIFFERENT INSULATING AREAS AND/OR LOCALISED VERTICAL ELECTRICAL CONDUCTING AREAS 审中-公开
标题翻译：生产混合堆叠结构，不同绝缘区域和/或局部垂直导电区域的方法
公开(公告)号：WO2006072871A3
公开(公告)日：2006-11-30
申请号：PCT/IB2005054432
申请日：2005-10-06
申请人： COMMISSARIAT ENERGIE ATOMIQUE , MORICEAU HUBERT , FOURNEL FRANCK , MORALES CHRISTOPHE
发明人： MORICEAU HUBERT , FOURNEL FRANCK , MORALES CHRISTOPHE
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L21/76224
摘要： The invention relates to a method for producing a semiconductor structure consisting in forming in a controlled manner through a mask (31) at least one first area made of an insulating material (36) in a first substrate (30) made of a semiconductor material to the level of the mask lower surface (35) prior to and after removing the mask.
摘要翻译：本发明涉及一种用于制造半导体结构的方法，该方法包括通过掩模（31）以受控方式形成由半导体材料制成的第一衬底（30）中的由绝缘材料（36）制成的至少一个第一区域，在去除掩模之前和之后掩模下表面（35）的高度。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式