专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011157568A1 PROCEDE DE PROTECTION DE MEMOIRE CONFIGURABLE CONTRE LES ERREURS PERMANENTES ET TRANSITOIRES ET DISPOSITIF APPARENTE 审中-公开
标题翻译：保护永久性和瞬态错误的可配置存储器的方法及相关设备
公开(公告)号：WO2011157568A1
公开(公告)日：2011-12-22
申请号：PCT/EP2011/059134
申请日：2011-06-01
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , EVAIN, Samuel , BONHOMME, Yannick , GHERMAN, Valentin
发明人： EVAIN, Samuel , BONHOMME, Yannick , GHERMAN, Valentin
IPC分类号： G06F11/10 , G11C29/00
CPC分类号： G06F11/10 , G06F11/1012 , G11C29/846 , H03M13/19 , H03M13/356 , H03M13/616
摘要： L'invention a pour objet un procédé de protection de mémoire numérique contre les erreurs permanentes et transitoires et un dispositif apparenté. Les données numériques étant mémorisées dans au moins une zone de stockage (104), ladite zone correspondant à une matrice de mémorisation composée de cellules de mémoire organisées en un nombre donné de lignes et de colonnes, ledit procédé comporte : une étape d'encodage (101) générant des mots de code à partir des données organisées en mots binaires par application d'un code asymétrique introduisant au moins deux niveaux de protection différents, le premier niveau de protection dit élevé étant associé à un premier sous-groupe de bits du mot de code et un second niveau de protection dit bas étant associé à un deuxième sous-groupe du même mot; une étape d'échange de positions des bits du mot de code (102) faisant correspondre pour leur mémorisation les bits de niveau de protection élevé aux colonnes de la zone de stockage comportant des cellules de mémoire défectueuses et les bits de niveau de protection bas aux colonnes restantes. L'invention s'applique notamment aux domaines de l'électronique numérique et des technologies nanométriques. L'invention peut être utilisée, par exemple, dans des systèmes de mémorisation de données.
摘要翻译：本发明的主题是保护数字存储器免受永久和瞬时错误以及相关设备的一种方法。数字数据存储在至少一个存储区域（104）中，所述区域对应于由组织为给定数量的行和列的存储器单元组成的存储矩阵，所述方法包括：编码步骤（101），从通过应用引入至少两个不同级别的保护的不对称代码来组织为二进制字的数据，第一个所谓的高级保护与代码字的第一个子组的比特相关联，第二个所谓的低级保护与相同单词的第二子组相关联; 交换代码字（102）的位的位置的步骤，用于将包含有缺陷存储器单元的存储区域的列和高级保护位的高位级保护的位存储到剩余的存储区域列。本发明特别适用于数字电子和纳米技术领域。本发明可以用于例如数据存储系统。

2. 发明申请

WO2010128068A1 PROCEDE DE PROTECTION DE CIRCUITS ELECTRONIQUES, DISPOSITIF ET SYSTEME METTANT EN ŒUVRE LE PROCEDE 审中-公开
标题翻译：用于保护电子电路的方法，以及实现该方法的装置和系统
公开(公告)号：WO2010128068A1
公开(公告)日：2010-11-11
申请号：PCT/EP2010/056072
申请日：2010-05-05
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , EVAIN, Samuel , GHERMAN, Valentin
发明人： EVAIN, Samuel , GHERMAN, Valentin
IPC分类号： G06F11/10 , G11C29/00
CPC分类号： G06F11/1048
摘要： L'invention a pour objet un procédé de protection d'au moins un circuit électronique traitant des données numériques. Une configuration de protection (303, 304) contre les erreurs introduites sur lesdites données est déduite (300) d'une cartographie (302) représentative des défauts dudit circuit, ladite configuration de protection correspondant à la configuration d'au moins un codeur et un décodeur, le codeur générant des mots de code composés de bits de données auxquels sont ajoutés des bits de redondance, ces bits de redondance étant générés de manière à ce que les erreurs résultant des défauts indiqués par ladite cartographie (302) soient corrigés lors du décodage desdits mots de code. L'invention a aussi pour objets un dispositif de configuration et de protection de zones de mémoire et un système d'interconnexion numérique mettant en œuvre le procédé.
摘要翻译：本发明涉及一种用于保护至少一个电子电路处理数字数据的方法。用于防止引入到所述数据中的错误的配置（303,304）从表示所述电路的故障的地图（302）被推断（300），所述保护配置对应于至少一个编码器和一个解码器的配置，编码器生成由添加了冗余位的数据位组成的代码字，所述冗余位被产生，使得当解码所述代码字时校正由所述制图（302）指示的故障产生的错误。本发明还涉及一种用于配置和保护存储器区域的设备以及实现该方法的数字互连系统。

3. 发明申请

WO2009140707A1 CROSS-DOMAIN SOC ARCHITECTURE FOR DEPENDABLE EMBEDDED APPLICATIONS 审中-公开
标题翻译：用于可扩展嵌入式应用的跨域SOC架构
公开(公告)号：WO2009140707A1
公开(公告)日：2009-11-26
申请号：PCT/AT2009/000207
申请日：2009-05-20
申请人： TECHNISCHE UNIVERSITÄT WIEN , INTERUNIVERSITAIR MICRO-ELECTRONICA CENTRUM VZW PARTY'S , EL SALLOUM, Christian , HUBER, Bernhard , KOPETZ, Hermann , OBERMAISSER, Roman , ZAFALON, Roberto , GHERMAN, Valentin , KRONLOEF, Klaus , WARIS, Heikki , LENORMAND, Eric , MILLET, Philippe , BORTH, Michael , COUVREUR, Chantal , SURI, Neeraj , CAMPOS, Sergio , OVASKA, Eila , TIENSYRJÄ, Kari , GOEDECKE, Michael , HUFELD, Knut , TAZARI, Mohammad-Reza , PEREZ BERDUD, Antonio , PEREZ CERROLAZA, Juan Martin
发明人： EL SALLOUM, Christian , HUBER, Bernhard , KOPETZ, Hermann , OBERMAISSER, Roman , ZAFALON, Roberto , GHERMAN, Valentin , KRONLOEF, Klaus , WARIS, Heikki , LENORMAND, Eric , MILLET, Philippe , BORTH, Michael , COUVREUR, Chantal , SURI, Neeraj , CAMPOS, Sergio , OVASKA, Eila , TIENSYRJÄ, Kari , GOEDECKE, Michael , HUFELD, Knut , TAZARI, Mohammad-Reza , PEREZ BERDUD, Antonio , PEREZ CERROLAZA, Juan Martin
IPC分类号： G06F15/78 , G06F11/07
CPC分类号： G06F11/3636 , G06F15/7825
摘要： A computer architecture for dependable distributed embedded systems is presented. This architecture consists of a plurality of computational units that are interconnected by a hierarchy of heterogeneous communication networks. At the lowest level, one or more functional units, at least one diagnostic unit and at least one security unit are allocated to a single MPSoC in order to support the dependable operation. These units interact via a deterministic network-on-chip. The unique integration of functionality, dependability and security concerns in a single deterministic SoC is an important innovative aspect of this new architecture.
摘要翻译：提出了可靠的分布式嵌入式系统的计算机架构。该架构由多个由异构通信网络层级相互连接的计算单元组成。在最低级别，为了支持可靠的操作，一个或多个功能单元，至少一个诊断单元和至少一个安全单元被分配给单个MPSoC。这些单元通过确定性的片上网络进行交互。功能，可靠性和安全性问题在单一确定性SoC中的独特集成是这一新架构的重要创新方面。

4. 发明申请

WO2013079306A1 PROCEDE DE MAXIMISATION DE LA CAPACITE DE CORRECTION D'UN CODE CORRECTEUR D ' ERREURS METTANT EN OEUVRE DES SYNDROMES SUPPLEMENTAIRES 审中-公开
标题翻译：最大化错误修正代码校正能力的方法，使用附加综合征
公开(公告)号：WO2013079306A1
公开(公告)日：2013-06-06
申请号：PCT/EP2012/072392
申请日：2012-11-12
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , EVAIN, Samuel , GHERMAN, Valentin
发明人： EVAIN, Samuel , GHERMAN, Valentin
IPC分类号： H03M13/05 , G06F11/10
CPC分类号： H03M13/13 , H03M13/1148 , H03M13/1575
摘要： L'invention concerne une méthode de maximisation de la capacité de correction d'un code correcteur d'erreurs linéaire, en particulier pour corriger des erreurs apparaissant dans des mémoires numériques, comprenant une étape (301) d'identification et mémorisation dans une liste de syndromes non utilisés lors d'un décodage de base du code linéaire, ces syndromes étant dits syndromes supplémentaires, une étape (302) d'identification de motifs erreurs correspondant à chaque syndrome supplémentaire et une étape (303, 304) de sélection d'un unique motif d'erreur pour chaque syndrome supplémentaire par exemple sur la base d'informations statistiques sur l'occurrence des erreurs. L'invention concerne également un procédé et un dispositif de décodage utilisant la liste des syndromes supplémentaires et leurs motifs d'erreurs associées.
摘要翻译：本发明涉及一种用于最大化线性纠错码的校正能力的方法，特别是用于校正出现在数字存储器中的错误，所述方法包括：步骤（301），其中在基本解码期间不使用的校正子线性代码被识别并记录在列表中，所述综合征被称为附加综合征; 其中识别与每个附加综合征相对应的错误模式的步骤（302），以及其中针对每个附加综合征选择单个错误模式的步骤（303,304），例如基于与发生相关的统计信息的错误。本发明还涉及使用附加综合征列表和与其相关联的错误模式的方法和解码装置。

5. 发明申请

WO2012028608A1 PROCEDE ET DISPOSITIF DE CONTROLE DE LATENCE DE CIRCUITS ELECTRONIQUES 审中-公开
标题翻译：用于控制电子电路延迟的方法和装置
公开(公告)号：WO2012028608A1
公开(公告)日：2012-03-08
申请号：PCT/EP2011/064888
申请日：2011-08-30
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , GHERMAN, Valentin , BONHOMME, Yannick
发明人： GHERMAN, Valentin , BONHOMME, Yannick
IPC分类号： G01R31/30 , G01R31/26
CPC分类号： G01R31/2856 , G01R31/2642 , G01R31/2879 , G01R31/3016 , G01R31/31725
摘要： Dispositif de contrôle de la latence de circuits électroniques à base de microtechnologie et/ou nanotechnologie, lesdits circuits à tester (100) étant alimentés à l'aide d'une tension Vdd, ayant un niveau bas et un niveau haut, pour la détection de fautes de délai desdits circuits caractérisé en ce qu'il comporte en combinaison au moins les éléments suivants : au moins un dispositif de type I disposé entre le niveau haut 110 (Vdd) de la tension d'alimentation et les éléments du circuit (100) à tester, et/ou au moins un dispositif de type II disposé entre le niveau bas 120 (Vss) de la tension d'alimentation des éléments des éléments dudit circuit à tester (100), le dispositif de type I et le dispositif de type II comprenant au moins un chemin électrique de faible latence, (131,141), ledit chemin de faible latence étant connecté en parallèle avec un chemin électrique de grande latence (R), (132,142), un signal de test (134, 144) contrôlant l'ouverture des chemins de faible latence (131, 141) tandis que les chemins électriques de grande latence (132, 142) sont ouverts.
摘要翻译：本发明涉及一种用于控制基于微技术和/或纳米技术的电子电路的等待时间的装置，其中待测试的电路（100）被提供具有低电平或高电平的电压Vdd用于检测所述电路中的延迟故障。本发明的特征在于它至少组合以下元件：至少一个设置在电源电压的高电平110（Vdd）与要测试的电路（100）的元件之间的I型器件和/或至少一个设置在电源电压的低电平120（Vss）和要测试的电路（100）的元件之间的II型装置，所述I型和II型装置包括至少一个低延迟电路径（131,141）其与高延迟电路（R）（132,142）并联连接。当高延迟电路径（132,142）打开时，测试信号（134,144）控制低延迟路径（131,141）的打开。

6. 发明申请

WO2010089282A1 PROCEDE DE CODAGE CORRECTEUR D'ERREURS AVEC BITS DE PARITE TOTALE ET PROCEDE DE DETECTION D'ERREURS MULTIPLES 审中-公开
标题翻译：具有总的奇偶校验位的错误校正编码方法和用于检测多个错误的方法
公开(公告)号：WO2010089282A1
公开(公告)日：2010-08-12
申请号：PCT/EP2010/051192
申请日：2010-02-01
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , GHERMAN, Valentin , EVAIN, Samuel
发明人： GHERMAN, Valentin , EVAIN, Samuel
IPC分类号： H03M13/11
CPC分类号： H03M13/118 , G06F11/1012 , H03M13/1102 , H03M13/19
摘要： L'invention a pour objet un procédé de codage correcteur d'erreur générant des mots de code de m bits à partir de blocs de données utiles de n bits, ledit procédé ajoutant k bits de vérification à un bloc n bits de données utiles afin de générer un mot de code de m = n + k bits, lesdits bits de vérification étant définis en suivant les règles de combinaison définies par une matrice de parité H composée d'éléments binaires et comportant k lignes et m colonnes tels que H. V = 0, V étant une matrice colonne dont les m éléments sont les m bits du mot de code à générer, ledit procédé étant caractérisé en ce que les k bits de vérification sont séparés en deux groupes, d'une part un groupe de k1 bits appelés bits de parité totale PT et d'autre part un groupe de k2 bits appelés bits de vérification classiques VC, les valeurs de k, k1 et k2 vérifiant les conditions k = k1 + k2 et k > k1 > 2, la matrice H dont les colonnes sont aptes à être permutées étant décomposée en 6 sous-matrices A, B, C, D, E et F. L'invention a aussi pour objet un procédé de détection d'erreurs multiples au sein de mots de code générés par le procédé de codage selon l'invention.
摘要翻译：本发明涉及一种错误校正编码方法，该方法基于有n位的有用数据块生成具有m位的码字，所述方法将k个验证位添加到有用数据的n位的块中，以便生成具有m个码字的码字 = n + k位，所述验证位根据由二进制元素组成的奇偶校验矩阵H定义的组合规则定义，并且包括k行和m列，使得HV = 0，其中V是列矩阵，其中， m个元素是生成的代码字的m个比特，所述方法的特征在于，k个验证比特被分成两组，即被称为总奇偶校验位PT的一组k1比特，以及一组k2比特称为常规验证位VC，符合条件k = k1 + k2且k> k1> 2的k，k1和k2的值，其中适于被排列的列的矩阵H被分解成六个子矩阵A，B，C，D，E和F. 本发明还涉及一种用于检测由根据本发明的编码方法产生的码字内的多个错误的方法。

7. 发明申请

WO2011157568A8 METHOD OF PROTECTING A CONFIGURABLE MEMORY AGAINST PERMANENT AND TRANSIENT ERRORS AND RELATED DEVICE 审中-公开
标题翻译：保护永久性和瞬态错误的可配置存储器的方法及相关设备
公开(公告)号：WO2011157568A8
公开(公告)日：2013-01-24
申请号：PCT/EP2011059134
申请日：2011-06-01
申请人： COMMISSARIAT ENERGIE ATOMIQUE , EVAIN SAMUEL , BONHOMME YANNICK , GHERMAN VALENTIN
发明人： EVAIN SAMUEL , BONHOMME YANNICK , GHERMAN VALENTIN
IPC分类号： G06F11/10 , G11C29/00
CPC分类号： G06F11/10 , G06F11/1012 , G11C29/846 , H03M13/19 , H03M13/356 , H03M13/616
摘要： The subject of the invention is a method of protecting a digital memory against permanent and transient errors and a related device. The digital data being stored in at least one storage area (104), said area corresponding to a storage matrix composed of memory cells organized as a given number of rows and columns, said method comprises: an encoding step (101) generating code words from data organized as binary words by applying an asymmetric code introducing at least two different levels of protection, the first so-called high level of protection being associated with a first subgroup of bits of the code word and a second so-called low level of protection being associated with a second subgroup of the same word; a step of exchanging positions of the bits of the code word (102) mapping, for their storage, the bits of high level of protection to the columns of the storage area comprising defective memory cells and the bits of low level of protection to the remaining columns. The invention applies in particular to the fields of digital electronics and nanometric technologies. The invention may be used, for example, in data storage systems.
摘要翻译：本发明的主题是保护数字存储器免受永久和瞬时错误以及相关设备的一种方法。数字数据存储在至少一个存储区域（104）中，所述区域对应于由组织为给定数量的行和列的存储器单元组成的存储矩阵，所述方法包括：编码步骤（101），从通过应用引入至少两个不同级别的保护的不对称代码来组织为二进制字的数据，第一个所谓的高级保护与代码字的第一个子组的比特相关联，第二个所谓的低级保护与相同单词的第二子组相关联; 交换代码字（102）的位的位置的步骤，用于将包含有缺陷存储器单元的存储区域的列和高级保护位的高位级保护的位存储到剩余的存储区域列。本发明特别适用于数字电子和纳米技术领域。本发明可以用于例如数据存储系统。

8. 发明申请

WO2012028490A1 PROCEDE DE TEST EN LIGNE DES ETAGES DE PIPELINE TEMPORAIREMENT NON UTILISES ET SON DISPOSITIF ASSOCIE 审中-公开
标题翻译：不使用临时管道的在线测试方法和相关设备
公开(公告)号：WO2012028490A1
公开(公告)日：2012-03-08
申请号：PCT/EP2011/064428
申请日：2011-08-23
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , GHERMAN, Valentin , BONHOMME, Yannick
发明人： GHERMAN, Valentin , BONHOMME, Yannick
IPC分类号： G06F11/22 , G01R31/3185 , G06F11/267
CPC分类号： G06F11/0721 , G01R31/2642 , G01R31/2882 , G06F9/30021 , G06F2207/3884
摘要： Procédé de test en ligne de dispositifs de type pipeline, ledit dispositif de type pipeline comportant une succession d'étages (121, 122, 123) séparés par des buffers (111, 112, 113, 114, 115), chaque buffer (111, 112, 113, 114, 115) étant en liaison avec un signal idle, ou valide = not idle, et/ou au moins un bit de statut caractérisé en ce qu'il comporte en combinaison au moins les étapes suivantes : a) détecter les valeurs du signal idle et/ou des bit de statut correspondants traduisant la non utilisation d'un cycle ou l'interruption brusque du flot d'opérations dans un pipeline, et indiquant qu'une opération (O 3 ) exécutée par un étage du pipeline dite opération valide est suivie par un cycle non utilisé, b) maintenir l'état du buffer (111) afin de permettre la réexécution de ladite opération valide (O 3 ) pendant le cycle non utilisé indiqué par ledit signal idle, c) réexécuter pendant le cycle non utilisé l'opération valide (O 3 ) afin d'obtenir au moins une première version (O 3 ) et une deuxième version (O" 3 ) de ladite opération valide (O 3 ), d) mémoriser en sortie du pipeline les résultats qui correspondent à la première version (O' 3 ) de ladite opération (O 3 ) répliquée ou réexécutée afin de les comparer aux résultats de ladite deuxième version (O" 3 ) de la même opération (O 3 ) répliquée ou réexécutée, e) comparer les résultats obtenus en sortie du pipeline qui correspondent à la première version (O' 3 ) et à la deuxième version (O" 3 ) et s'il existe une différence indiquer la présence d'une erreur.
摘要翻译：本发明涉及一种用于管线型设备的在线测试的方法，包括由缓冲器（111,112,113,114,115）分隔的一系列级（121,122,123），每个缓冲器（111,112），113,114,115）链接到空闲信号，或有效=不空闲，和/或至少一个状态位。本发明的特征在于，其至少组合以下步骤：a）检测空闲信号的值和/或表示不使用流水线中的操作流的循环或突然中断的对应状态位，并且指示由流水线的一级执行的称为有效操作的操作（O3）由未使用的循环进行监视; b）保持缓冲器（111）的状态，以允许在由空闲信号指示的非使用周期期间重新执行有效操作（O3）; c）在未使用的循环期间，为了获得有效操作（O3）的至少第一版本（O'3）和第二版本（O“3），重新执行有效操作（O3）; d ），记录对应于所述复制或重新执行的操作（O3）的第一版本（O'3）的结果，以便将其与第二版本（O“3）的结果进行比较复制或重新执行操作（O3）; 以及e）比较在管道输出处获得的对应于第一版本（O'3）和第二版本（O“3）的结果，并且在差异的情况下指示出现错误。

9. 发明申请

WO2009074556A1 DISPOSITIF DE SERVICE DE FIABILITE, SYSTEME ET PROCEDE ELECTRONIQUES METTANT EN OEUVRE AU MOINS UN TEL DISPOSITIF ET PRODUIT DE PROGRAMME INFORMATIQUE PERMETTANT DE METTRE EN ŒUVRE UN TEL PROCEDE 审中-公开
标题翻译：可靠性服务设备，电子系统和方法实施至少一个这样的设备和计算机程序产品，可以实现这样的方法
公开(公告)号：WO2009074556A1
公开(公告)日：2009-06-18
申请号：PCT/EP2008/067078
申请日：2008-12-09
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , GHERMAN, Valentin
发明人： GHERMAN, Valentin
IPC分类号： G06F11/10
CPC分类号： G06F11/1064
摘要： L' invention concerne un dispositif de service de fiabilité associé à au moins un sous-système de stockage de données et d' interconnexion, qui réalise l'adressage, le transport et le stockage des bits de vérification de la même façon que les bits d' information utile. Elle concerne, également, un système et un procédé électroniques mettant en oeuvre au moins un tel dispositif. Elle concerne, enfin, un produit de programme informatique permettant de mettre en oeuvre un tel procédé.
摘要翻译：本发明涉及与至少一个数据存储和互连子系统相关联的可靠性服务设备，其以与有用信息位相同的方式执行验证位的寻址，传输和存储。它还涉及实现至少一个这样的设备的电子系统和方法。它最终涉及一种使得可以实现这种方法的计算机程序产品。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式