专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US08703573B2 Semiconductor device and method of manufacturing the same 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：US08703573B2
公开(公告)日：2014-04-22
申请号：US13422487
申请日：2012-03-16
申请人： Gyu-Hwan Oh , Dong-Hyun Kim , Kyung-Min Chung , Dong-Hyun Im
发明人： Gyu-Hwan Oh , Dong-Hyun Kim , Kyung-Min Chung , Dong-Hyun Im
IPC分类号： H01L21/20
CPC分类号： H01L27/1021 , H01L27/2409 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/1253 , H01L45/16 , H01L45/1683
摘要： A method of manufacturing the semiconductor device includes sequentially forming first to third mold layer patterns on a substrate and spaced apart from each other, forming a first semiconductor pattern between the first mold layer pattern and the second mold layer pattern, and a second semiconductor pattern between the second mold layer pattern and the third mold layer pattern, forming a first trench between the first mold layer pattern and the third mold layer pattern by removing a portion of the second mold layer pattern and portions of the first and second semiconductor patterns, depositing a material for a lower electrode conformally along side and bottom surfaces of the first trench, and forming first and second lower electrodes separated from each other on the first and second semiconductor patterns, respectively, by removing a portion of the material for a lower electrode positioned on the second mold layer pattern.
摘要翻译：制造半导体器件的方法包括在基片上依次形成第一至第三模层图案并彼此分开，在第一模层图案和第二模层图案之间形成第一半导体图案，以及第二半导体图案，第二模层图案和第三模层图案，通过去除第二模层图案的一部分和第一和第二半导体图案的部分，在第一模层图案和第三模层图案之间形成第一沟槽，用于下电极的材料沿着第一沟槽的侧表面和底表面共形地形成，并且通过移除位于第一和第二半导体图案上的下电极的材料的一部分，分别形成在第一和第二半导体图案上彼此分离的第一和第二下电极第二模层图案。

2. 发明授权

US08703237B2 Methods of forming a material layer and methods of fabricating a memory device 有权
标题翻译：形成材料层的方法和制造存储器件的方法
公开(公告)号：US08703237B2
公开(公告)日：2014-04-22
申请号：US12465975
申请日：2009-05-14
申请人： Hye-young Park , Sung-lae Cho , Jin-il Lee , Do-hyung Kim , Dong-hyun Im
发明人： Hye-young Park , Sung-lae Cho , Jin-il Lee , Do-hyung Kim , Dong-hyun Im
IPC分类号： C23C16/00 , B05D5/12
CPC分类号： C23C16/305 , C23C16/16 , C23C16/18 , C23C16/45531
摘要： Provided are methods of forming a material layer by chemically adsorbing metal atoms to a substrate having anions formed on the surface thereof, and a method of fabricating a memory device by using the material layer forming method. Accordingly, a via hole with a small diameter can be filled with a material layer without forming voids or seams. Thus, a reliable memory device can be obtained.
摘要翻译：提供了通过化学吸附金属原子到其表面上形成有阴离子的基板来形成材料层的方法，以及通过使用材料层形成方法制造存储器件的方法。因此，具有小直径的通孔可以填充材料层而不形成空隙或接缝。因此，可以获得可靠的存储器件。

3. 发明授权

US08680500B2 Phase change memory devices having buried metal silicide patterns 有权
标题翻译：具有埋入金属硅化物图案的相变存储器件
公开(公告)号：US08680500B2
公开(公告)日：2014-03-25
申请号：US13495178
申请日：2012-06-13
申请人： Gyu-Hwan Oh , Byoung-Jae Bae , Dong-Hyun Im , Doo-Hwan Park
发明人： Gyu-Hwan Oh , Byoung-Jae Bae , Dong-Hyun Im , Doo-Hwan Park
IPC分类号： H01L29/02 , H01L47/00 , H01L27/148 , H01L29/768
CPC分类号： H01L45/06 , H01L27/2409 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/1675 , H01L45/1683
摘要： A phase change memory device includes an impurity region on a substrate, the impurity region being in an active region, a metal silicide pattern at least partially buried in the impurity region, a diode on the impurity region, a lower electrode on the diode, a phase change layer pattern on the lower electrode, and an upper electrode on the phase change layer pattern.
摘要翻译：相变存储器件包括衬底上的杂质区域，有源区域中的杂质区域，至少部分地埋在杂质区域中的金属硅化物图案，杂质区域上的二极管，二极管上的下电极，下电极上的相变层图案，以及相变层图案上的上电极。

4. 发明授权

US08237149B2 Non-volatile memory device having bottom electrode 有权
标题翻译：具有底部电极的非易失性存储器件
公开(公告)号：US08237149B2
公开(公告)日：2012-08-07
申请号：US13087189
申请日：2011-04-14
申请人： Gyu-Hwan Oh , Sug-Woo Jung , Dong-Hyun Im
发明人： Gyu-Hwan Oh , Sug-Woo Jung , Dong-Hyun Im
IPC分类号： H01L47/00 , H01L27/108 , H01L29/94 , H01L31/032
CPC分类号： H01L27/2409 , G11C13/0004 , G11C13/0007 , G11C2213/72 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/16 , H01L45/1683
摘要： Provided is a non-volatile memory device including a bottom electrode disposed on a substrate and having a lower part and an upper part. A conductive spacer is disposed on a sidewall of the lower part of the bottom electrode. A nitride spacer is disposed on a top surface of the conductive spacer and a sidewall of the upper part of the bottom electrode. A resistance changeable element is disposed on the upper part of the bottom electrode and the nitride spacer. The upper part of the bottom electrode contains nitrogen (N).
摘要翻译：提供了一种非易失性存储器件，其包括设置在衬底上并具有下部和上部的底部电极。导电间隔件设置在底部电极的下部的侧壁上。氮化物间隔物设置在导电间隔物的顶表面和底电极的上部的侧壁上。电阻可变元件设置在底部电极和氮化物间隔物的上部。底部电极的上部含有氮（N）。

5. 发明授权

US07838326B2 Methods of fabricating semiconductor device including phase change layer 有权
标题翻译：制造包括相变层的半导体器件的方法
公开(公告)号：US07838326B2
公开(公告)日：2010-11-23
申请号：US12405408
申请日：2009-03-17
申请人： Jin-Il Lee , Sung-Lae Cho , Ik-Soo Kim , Hye-Young Park , Do-Hyung Kim , Dong-Hyun Im
发明人： Jin-Il Lee , Sung-Lae Cho , Ik-Soo Kim , Hye-Young Park , Do-Hyung Kim , Dong-Hyun Im
IPC分类号： H01L21/00
CPC分类号： H01L45/1683 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/1616
摘要： Provided are methods of fabricating a semiconductor device including a phase change layer. Methods may include forming a dielectric layer on a substrate, forming an opening in the dielectric layer and depositing, on the substrate having the opening, a phase change layer that contains an element that lowers a process temperature of a thermal treatment process to a temperature that is lower than a melting point of the phase change layer. Methods may include migrating a portion of the phase change layer from outside the opening, into the opening by the thermal treatment process that includes the process temperature that is lower than the melting point of the phase change layer.
摘要翻译：提供制造包括相变层的半导体器件的方法。方法可以包括在衬底上形成电介质层，在电介质层中形成开口，并在具有开口的衬底上沉积相变层，该相变层含有将热处理工艺的工艺温度降低到低于相变层的熔点。方法可以包括通过包括低于相变层的熔点的工艺温度的热处理工艺将一部分相变层从开口外部迁移到开口中。

6. 发明授权

US07811834B2 Methods of forming a ferroelectric layer and methods of manufacturing a ferroelectric capacitor including the same 有权
标题翻译：形成铁电体层的方法和制造其的铁电电容器的制造方法
公开(公告)号：US07811834B2
公开(公告)日：2010-10-12
申请号：US12183657
申请日：2008-07-31
申请人： Dong-Hyun Im , Ik-Soo Kim , Choong-Man Lee , Jang-Eun Heo , Sung-Ju Lee
发明人： Dong-Hyun Im , Ik-Soo Kim , Choong-Man Lee , Jang-Eun Heo , Sung-Ju Lee
IPC分类号： H01L21/00
CPC分类号： C23C16/45523 , C23C16/409 , H01L28/56
摘要： A method of forming a ferroelectric layer is provided. A metal-organic source gas is provided into a chamber into which an oxidation gas is provided for a first time period to form ferroelectric grains on a substrate. A ferroelectric layer is formed by performing at least twice a step of providing a metal-organic source gas into the chamber during the first time period using a pulse method to grow the ferroelectric grains.
摘要翻译：提供了形成铁电体层的方法。金属有机源气体被提供到第一时间段内提供氧化气体的室中，以在基板上形成铁电晶粒。通过使用脉冲方法在第一时间段内进行至少两次提供金属有机源气体的步骤来形成铁电层，以生长铁电晶粒。

7. 发明申请

US20100055829A1 APPARATUS AND METHODS FOR FORMING PHASE CHANGE LAYER AND METHOD OF MANUFACTURING PHASE CHANGE MEMORY DEVICE 有权
标题翻译：用于形成相位变化层的装置和方法以及制造相变存储器件的方法
公开(公告)号：US20100055829A1
公开(公告)日：2010-03-04
申请号：US12550897
申请日：2009-08-31
申请人： Dong-Hyun Im , Byoungjae Bae , Dohyung Kim , Sunglae Cho , Jinil Lee , Juhyung Seo , Hyeyoung Park , Takehiko Fujita
发明人： Dong-Hyun Im , Byoungjae Bae , Dohyung Kim , Sunglae Cho , Jinil Lee , Juhyung Seo , Hyeyoung Park , Takehiko Fujita
IPC分类号： H01L21/06
CPC分类号： H01L45/124 , C23C16/45531 , C23C16/45546 , H01L45/06 , H01L45/126 , H01L45/143 , H01L45/144 , H01L45/148 , H01L45/1616 , H01L45/1691
摘要： Provided are apparatus and methods for forming phase change layers, and methods of manufacturing a phase change memory device. A source material is supplied to a reaction chamber, and purges from the chamber. A pressure of the chamber is varied according to the supply of the source material and the purge of the source material.
摘要翻译：提供了用于形成相变层的装置和方法，以及制造相变存储器件的方法。将源材料供应到反应室，并从室中吹扫。室的压力根据源材料的供应和源材料的吹扫而变化。

8. 发明申请

US20090278107A1 Phase change memory device 审中-公开
标题翻译：相变存储器件
公开(公告)号：US20090278107A1
公开(公告)日：2009-11-12
申请号：US12453334
申请日：2009-05-07
申请人： Do-Hyung Kim , Jun-Soo Bae , Dong-Hyun Im , Sung-Lae Cho , Jin-II Lee , Hye-Young Park , Hee-Ju Shin
发明人： Do-Hyung Kim , Jun-Soo Bae , Dong-Hyun Im , Sung-Lae Cho , Jin-II Lee , Hye-Young Park , Hee-Ju Shin
IPC分类号： H01L47/00
CPC分类号： H01L45/143 , G11C13/0004 , H01L45/06 , H01L45/1233 , H01L45/144 , H01L45/1683
摘要： The phase change memory device includes a first electrode and a second electrode and a first phase change material pattern and a second phase change material pattern interposed between the first electrode and the second electrode, wherein the first and second phase change material patterns have respectively different electrical characteristics.
摘要翻译：相变存储器件包括插入在第一电极和第二电极之间的第一电极和第二电极以及第一相变材料图案和第二相变材料图案，其中第一和第二相变材料图案分别具有不同的电特点

9. 发明申请

US20080048226A1 Direct cell via structures for ferroelectric random access memory devices and methods of fabricating such structures 审中-公开
标题翻译：用于铁电随机存取存储器件的直接电池通孔结构以及制造这种结构的方法
公开(公告)号：US20080048226A1
公开(公告)日：2008-02-28
申请号：US11819602
申请日：2007-06-28
申请人： Jang-Eun Heo , Suk-Hun Choi , Dong-Hyun Im , Dong-Chul Yoo , Ik-Soo Kim
发明人： Jang-Eun Heo , Suk-Hun Choi , Dong-Hyun Im , Dong-Chul Yoo , Ik-Soo Kim
IPC分类号： H01L27/108 , H01L21/8242
CPC分类号： H01L27/11507 , H01L27/11502 , H01L28/57
摘要： Provided are FeRAM device constructions and fabrication methods that provide for the direct connection of metal patterns to ferroelectric capacitors. The FeRAM device constructions utilize a combination of one or more barrier layers incorporated in conductive plugs, barrier layers incorporated in primary conductive patterns or conductive patterns formed using one or more noble metals to suppress parametric drift associated with conventional FeRAM constructions.
摘要翻译：提供了FeRAM器件结构和制造方法，其提供金属图案与铁电电容器的直接连接。 FeRAM器件结构利用结合在导电插塞中的一个或多个阻挡层的组合，并入主导电图案中的阻挡层或使用一种或多种贵金属形成的导电图案以抑制与传统FeRAM结构相关的参数漂移。

10. 发明授权

US08841643B2 Semiconductor memory device including buffer electrode 有权
标题翻译：半导体存储器件包括缓冲电极
公开(公告)号：US08841643B2
公开(公告)日：2014-09-23
申请号：US13241506
申请日：2011-09-23
申请人： Gyu-Hwan Oh , Shin-Jae Kang , Sug-Woo Jung , Dong-Hyun Im , Chan-Mi Lee
发明人： Gyu-Hwan Oh , Shin-Jae Kang , Sug-Woo Jung , Dong-Hyun Im , Chan-Mi Lee
IPC分类号： H01L45/00 , H01L27/24 , H01L27/22
CPC分类号： H01L45/06 , H01L27/224 , H01L27/2409 , H01L27/2472 , H01L45/04 , H01L45/1233 , H01L45/126 , H01L45/141 , H01L45/143 , H01L45/144 , H01L45/146
摘要： A semiconductor device includes a switching device disposed on a substrate. A buffer electrode pattern is disposed on the switching device. The buffer electrode pattern includes a first region having a first vertical thickness, and a second region having a second vertical thickness smaller than the first vertical thickness. A lower electrode pattern is disposed on the first region of the buffer electrode pattern. A trim insulating pattern is disposed on the second region of the buffer electrode pattern. A variable resistive pattern is disposed on the lower electrode pattern.
摘要翻译：半导体器件包括设置在基板上的开关器件。缓冲电极图案设置在开关装置上。缓冲电极图案包括具有第一垂直厚度的第一区域和具有小于第一垂直厚度的第二垂直厚度的第二区域。下部电极图案设置在缓冲电极图案的第一区域上。修整绝缘图案设置在缓冲电极图案的第二区域上。可变电阻图案设置在下电极图案上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式