专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07254657B1 Dual mode capability for system bus 有权
标题翻译：系统总线双模能力
公开(公告)号：US07254657B1
公开(公告)日：2007-08-07
申请号：US11118051
申请日：2005-04-29
申请人： Jason D. Lanfield , Chad M. Sonmore , David P. Williams , Stephen Sutter
发明人： Jason D. Lanfield , Chad M. Sonmore , David P. Williams , Stephen Sutter
IPC分类号： G06F1/00
CPC分类号： G06F13/4217
摘要： A computing system with a mode-selectable bus interface. In one embodiment, the computing system includes a system bus, a processor coupled to the bus via an interface unit, and a controller coupled to the bus. The system bus implements one of a first and a second system bus protocols. The interface unit is compatible with the first system bus protocol in a first selectable mode and the second system bus protocol in a second selectable mode, and the controller is compatible with one of the system bus protocols. A mode register is coupled to the interface unit, and the interface unit selects the first mode responsive to a first value of the mode register and selects the second mode responsive to a second value of the mode register. A scan controller is coupled to the mode register for scanning a value into the mode register.
摘要翻译：具有模式可选总线接口的计算系统。在一个实施例中，计算系统包括系统总线，经由接口单元耦合到总线的处理器和耦合到总线的控制器。系统总线实现第一和第二系统总线协议之一。接口单元在第一可选模式下与第一系统总线协议兼容，第二系统总线协议以第二可选模式兼容，并且控制器与系统总线协议之一兼容。模式寄存器耦合到接口单元，并且接口单元响应于模式寄存器的第一值来选择第一模式，并且响应于模式寄存器的第二值选择第二模式。扫描控制器耦合到模式寄存器，用于将值扫描到模式寄存器中。

2. 发明授权

US06973541B1 System and method for initializing memory within a data processing system 有权
标题翻译：在数据处理系统中初始化存储器的系统和方法
公开(公告)号：US06973541B1
公开(公告)日：2005-12-06
申请号：US10255495
申请日：2002-09-26
申请人： James A. Williams , Robert H. Andrighetti , Conrad S. Shimada , Kelvin S. Vartti , Stephen Sutter , Chad M. Sonmore
发明人： James A. Williams , Robert H. Andrighetti , Conrad S. Shimada , Kelvin S. Vartti , Stephen Sutter , Chad M. Sonmore
IPC分类号： G06F9/30 , G06F12/00 , G06F12/08
CPC分类号： G06F9/30047 , G06F12/08 , G06F12/0891
摘要： An improved system and method are provided for initializing memory in a data processing system. According to one aspect of the invention, a “page zero” instruction is provided that may be executed by an Instruction Processor to initiate memory initialization. Upon instruction execution, the IP issues one or more page zero requests using a background interface of the IP. In one embodiment, each request results in the initialization of a page of memory. While page zero requests are issued over the background interface, the IP may continue issuing other read and write requests to memory over a primary interface of the IP.
摘要翻译：提供了一种用于在数据处理系统中初始化存储器的改进的系统和方法。根据本发明的一个方面，提供了可以由指令处理器执行以启动存储器初始化的“页零”指令。在执行指令时，IP使用IP的后台接口发出一个或多个页面零请求。在一个实施例中，每个请求导致一页存储器的初始化。当通过后台接口发出页面零请求时，IP可以通过IP的主接口继续向存储器发出其他读取和写入请求。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式