专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

US20070266268A1 Power Management 失效
标题翻译：能源管理
公开(公告)号：US20070266268A1
公开(公告)日：2007-11-15
申请号：US11570515
申请日：2005-06-08
申请人： Anteneh Abbo , Vishal Choudhary
发明人： Anteneh Abbo , Vishal Choudhary
IPC分类号： G06F1/32
CPC分类号： G06F1/324 , G06F1/3203 , G06F1/3296 , Y02D10/126 , Y02D10/172
摘要： A SIMD processor architecture (2) for processing a stream of data vectors is provided, the architecture comprising a processor array (4) comprising a plurality of processors (PE(0), . . . , (PE(N)), each processor ((PE(0), . . . PE(N)) being adapted to process a data element in each vector, the operation of the processor array (4) being controlled by a local clock signal having a first frequency; a control processor (16) adapted to control the operation of the SIMD processor architecture (2) and generate signals to synchronise the operation of the processor array (4) with the stream of data vectors, the operation of the control processor (16) being controlled by a local clock signal having a second frequency; and power management means (30) for adjusting the frequencies of the local clock signals in response to the synchronisation signals generated by the control processor (16), thereby minimising the power consumption of the SIMD processor architecture (2).
摘要翻译：提供了一种用于处理数据向量流的SIMD处理器架构（2），该架构包括包括多个处理器（PE（0），...，（PE（N））的处理器阵列（4）（（PE（0），...，PE（N））适于处理每个向量中的数据元素，处理器阵列（4）的操作由具有第一频率的本地时钟信号控制;控制处理器（16）适于控制SIMD处理器架构（2）的操作并产生信号以使处理器阵列（4）的操作与数据向量流同步，控制处理器（16）的操作由具有第二频率的本地时钟信号;以及用于响应于由控制处理器（16）产生的同步信号调整本地时钟信号的频率的功率管理装置（30），由此最小化SIMD处理器架构的功耗 2）。

2. 发明申请

US20060253516A1 Parallel processing array 有权
标题翻译：并行处理阵列
公开(公告)号：US20060253516A1
公开(公告)日：2006-11-09
申请号：US10568013
申请日：2004-08-03
申请人： Om Gangwal , Anteneh Abbo , Richard Kleihorst
发明人： Om Gangwal , Anteneh Abbo , Richard Kleihorst
IPC分类号： G06F7/38
CPC分类号： G06F15/8007 , G06F9/355
摘要： A processing element (1) forming part of a parallel processing array such as SIMD comprises an arithmetic logic unit (ALU) (3), a multiplexer (MUX) (5), an accumulator (ACCU) (7) and a flag register (FLAG) (9). The ALU is configured to operate on a common instruction received by all processing elements in the processing array. The processing element (1) further comprises a storage element (SE) (11), which supports the processing of local customized (i.e. data dependent) processing in the processing element (1), such as lookup table operations and the storing local coefficient data.
摘要翻译：构成诸如SIMD的并行处理阵列的一部分的处理元件（1）包括算术逻辑单元（ALU）（3），多路复用器（MUX）（5），累加器（ACCU）（7）和标志寄存器 FLAG）（9）。 ALU被配置为对由处理阵列中的所有处理元件接收的公共指令进行操作。处理元件（1）还包括存储元件（SE）（11），其支持处理元件（1）中的本地定制（即数据相关）处理的处理，诸如查找表操作和存储局部系数数据。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式