专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

US07139878B2 Method and apparatus for dynamic prefetch buffer configuration and replacement 有权
标题翻译：用于动态预取缓冲区配置和替换的方法和装置
公开(公告)号：US07139878B2
公开(公告)日：2006-11-21
申请号：US10600959
申请日：2003-06-20
申请人： Afzal M. Malik , William C. Moyer
发明人： Afzal M. Malik , William C. Moyer
IPC分类号： G06F12/00
CPC分类号： G06F13/161 , G06F12/0862 , G06F2212/6022
摘要： A memory controller and method thereof configures a prefetch buffer dynamically for interfacing between multiple bus masters of different burst support and multiple memories having different characteristics. A line size of at least a portion of the prefetch buffer is modified based upon the memory controller receiving a read request from one of the bus masters. An adaptive method to optimally replace prefetch buffer lines uses prioritized status field information to determine which buffer line to replace.
摘要翻译：一种存储器控制器及其方法，动态配置预取缓冲器，用于在不同突发支持的多个总线主机和具有不同特性的多个存储器之间进行接口连接。基于存储器控制器从总线主机之一接收读取请求来修改预取缓冲器的至少一部分的行大小。优化替换预取缓冲行的自适应方法使用优先级状态字段信息来确定要替换的缓冲行。

2. 发明授权

US07444668B2 Method and apparatus for determining access permission 失效
标题翻译：用于确定访问权限的方法和装置
公开(公告)号：US07444668B2
公开(公告)日：2008-10-28
申请号：US10448031
申请日：2003-05-29
申请人： William C. Moyer , Afzal M. Malik
发明人： William C. Moyer , Afzal M. Malik
IPC分类号： G06F7/04 , G06F13/00 , G06F12/00 , G06F13/36
CPC分类号： G06F21/316 , G06F21/62 , G06F21/78 , G06F21/82
摘要： A method and apparatus for determining access protection (96) includes receiving a plurality of access requests (84) corresponding to a plurality of masters (12, 14), determining access permissions (86), providing state information (60), determining access permissions (86) based on the access request (84), and selectively modifying the access permissions based on the state information (90). The state information (60) may relate to debug operation, operation from unsecure or unverified memories, memory programming, direct memory access operation, boot operation, software security verification, security levels, security monitor operation, operating mode, fault monitor, external bus interface, etc (88).
摘要翻译：一种用于确定访问保护（96）的方法和装置，包括接收对应于多个主机（12,14）的多个访问请求（84），确定访问许可（86），提供状态信息（60），确定访问权限（86），并且基于所述状态信息选择性地修改所述访问许可（90）。状态信息（60）可以涉及调试操作，来自不安全或未验证的存储器的操作，存储器编程，直接存储器访问操作，引导操作，软件安全验证，安全级别，安全监控操作，操作模式，故障监视器，外部总线接口等（88）。

3. 发明授权

US07200719B2 Prefetch control in a data processing system 有权
标题翻译：数据处理系统中的预取控制
公开(公告)号：US07200719B2
公开(公告)日：2007-04-03
申请号：US10631136
申请日：2004-09-09
申请人： William C. Moyer , Lea Hwang Lee , Afzal M. Malik
发明人： William C. Moyer , Lea Hwang Lee , Afzal M. Malik
IPC分类号： G06F12/00 , G06F9/34
CPC分类号： G06F12/0215 , Y02D10/13
摘要： In one embodiment, a data processing system (10) includes a first master, storage circuitry (35) coupled to the first master (12) for use by the first master (12), a first control storage circuit (38) which stores a first prefetch limit (60), a prefetch buffer (42), and prefetch circuitry (40) coupled to the first control storage circuit, to the prefetch buffer, and to the storage circuitry. In one embodiment, the prefetch circuitry (40) selectively prefetches a predetermined number of lines from the storage circuitry into the prefetch buffer (42) based on whether or not a prefetch counter, initially set to a value indicated by the first prefetch limit, has expired. In one embodiment, the first prefetch limit may therefore be used to control how many prefetches occur between misses in the prefetch buffer.
摘要翻译：在一个实施例中，数据处理系统（10）包括第一主机，耦合到第一主机（12）以供第一主机（12）使用的存储电路（35），第一控制存储电路（38）第一预取限制（60），预取缓冲器（42）和耦合到第一控制存储电路的预取电路（40）到预取缓冲器以及存储电路。在一个实施例中，预取电路（40）基于是否初始设置为由第一预取限制指示的值的预取计数器是否具有预取数计数器（40）具有预定数量的行从存储电路到预取缓冲器（42）已过期在一个实施例中，因此可以使用第一预取限制来控制在预取缓冲器中的未命中之间发生多少个预取。

4. 发明授权

US06832280B2 Data processing system having an adaptive priority controller 有权
标题翻译：数据处理系统具有自适应优先级控制器
公开(公告)号：US06832280B2
公开(公告)日：2004-12-14
申请号：US09927123
申请日：2001-08-10
申请人： Afzal M. Malik , William C. Moyer , William C. Bruce, Jr.
发明人： Afzal M. Malik , William C. Moyer , William C. Bruce, Jr.
IPC分类号： G06F1200
CPC分类号： G06F13/18 , G06F13/36
摘要： The present invention relates generally to data processors and more specifically, to data processors having an adaptive priority controller. One embodiment relates to a method for prioritizing requests in a data processor (12) having a bus interface unit (32). The method includes receiving a first request from a first bus requesting resource (e.g. 30) and a second request from a second bus requesting resource (e.g. 28), and using a threshold corresponding to the first or second bus requesting resource to prioritize the first and second requests. The first and second bus requesting resources may be a push buffer (28) for a cache, a write buffer (30), or an instruction prefetch buffer (24). According to one embodiment, the bus interface unit (32) includes a priority controller (34) that receives the first and second requests, assigns the priority, and stores the threshold in a threshold register (66). The priority controller (34) may also include one or more threshold registers (66), subthreshold registers (68), and control registers (70).
摘要翻译：本发明一般涉及数据处理器，更具体地说，涉及具有自适应优先级控制器的数据处理器。一个实施例涉及一种用于在具有总线接口单元（32）的数据处理器（12）中对请求进行优先级排序的方法。该方法包括从第一总线接收请求资源（例如30）的第一请求和来自第二总线请求资源（例如28）的第二请求，以及使用对应于第一或第二总线请求资源的阈值来优先处理第一和/ 第二个请求第一和第二总线请求资源可以是用于高速缓冲存储器的缓冲器（28），写入缓冲器（30）或指令预取缓冲器（24）。根据一个实施例，总线接口单元（32）包括优先级控制器（34），其接收第一和第二请求，分配优先级，并将阈值存储在阈值寄存器（66）中。优先级控制器（34）还可以包括一个或多个阈值寄存器（66），子阈值寄存器（68）和控制寄存器（70）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式