专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2014148846A1 가축 질병 발견 및 임신 가능 가축 발견을 위한 조기 경보 시스템 및 방법 审中-公开
标题翻译：早产儿疾病检测系统及检测方法，检测畜禽繁殖可能性
公开(公告)号：WO2014148846A1
公开(公告)日：2014-09-25
申请号：PCT/KR2014/002363
申请日：2014-03-20
申请人： 하나마이크론(주) , 하나마이크론 아메리카 인코포레이티드
发明人： 이승환 , 곽성복 , 진송타오
IPC分类号： G06Q50/22
CPC分类号： G06Q10/087 , G06F19/00 , G06Q50/22
摘要： 가축 질병 발견 및 임신 가능 가축 발견을 위한 조기 경보 시스템이 제공된다. 이 조기 경보 시스템은 가축에 부착된 전파 식별 태그와 통신하되, 축사 내에서 가축의 움직임 정도를 측정하기 위한 활동 측정 구역을 정의하는 전파 식별 판독기 및 전파 식별 판독기와 통신하되, 가축에 부착된 전파 식별 태그로부터 가축에 대한 정보 및 가축이 상기 활동 측정 구역 내로 출입하는 횟수의 대한 정보를 수신하고, 그리고 전파 식별 태그로 가축에 대한 변경된 정보를 송신하는 서버를 포함한다. 서버는 가축의 활동 측정 구역 내로 출입하는 횟수를 계산하여, 일정 주기의 시간 동안 가축이 기준 범위 아래의 횟수로 출입하는 경우에는 가축 질병 발견 경보를, 그리고 일정 주기의 시간 동안 가축이 기준 범위 위의 횟수로 출입하는 경우에는 임신 가능 가축 발견 경보를 운영자에게 통지하는 것을 특징으로 한다.
摘要翻译：提供了一种用于检测牲畜疾病和检测牲畜怀孕可能性的预警系统。预警系统包括：射频识别读取器，与附着于家畜的射频识别标签进行通信，并定义用于测量笔内牲畜移动量的活动测量区域; 以及与射频识别读取器进行通信的服务器，从附近的牲畜的射频识别标签接收关于牲畜的信息和牲畜进入活动测量区域的频度，并将该牲畜的变更信息发送到射频识别标签。服务器计算家畜进入活动测量区域的频率，使得如果家畜在特定时间段内进入一定次数，并且可能怀孕的家畜检测报警，则通过家畜疾病检测报警器通知操作者牲畜在一段时间内进入一定次数。

2. 发明申请

WO2014104516A1 인터포저가 임베디드 되는 회로 보드, 이를 이용하는 전자 모듈 및 그 제조방법 审中-公开
标题翻译：具有嵌入式插件的电路板，使用其的电子模块及其制造方法
公开(公告)号：WO2014104516A1
公开(公告)日：2014-07-03
申请号：PCT/KR2013/006651
申请日：2013-07-24
申请人： 하나마이크론㈜
发明人： 옥진영
IPC分类号： H01L25/16 , H01L23/64
CPC分类号： H05K1/14 , H01L21/486 , H01L21/568 , H01L23/147 , H01L23/5384 , H01L24/19 , H01L24/96 , H01L25/0652 , H01L25/105 , H01L25/16 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/16227 , H01L2224/16235 , H01L2224/2518 , H01L2924/15311 , H01L2924/181 , H01L2924/19104 , H01L2924/19105 , H05K1/115 , H05K1/181 , H05K1/185 , H05K3/181 , H05K3/26 , H05K3/303 , H05K3/32 , H05K3/4038 , H05K3/4602 , H05K2201/10159 , H05K2201/10378 , H05K2201/1053 , H05K2201/10636 , H05K2201/10674 , H05K2203/0191 , H05K2203/1469 , Y02P70/611 , Y10T29/49131 , Y10T29/49149 , H01L2924/00
摘要： 본 발명의 인터포저가 임베디드 되는 회로 보드는 제1관통 전극이 탑사이드와 백사이드를 전기적으로 연결하는 인터포저, 및 상기 인터포저가 임베디드 되되 상기 인터포저의 탑사이드와 백사이드는 노출되는 몰딩 부재를 포함한다. 본 발명에 의하면, 요구되는 관통 홀(through hole)의 파인 피치에 따라 절연체의 몰딩 부재와 반도체의 인터포저를 적절하게 선택하여 결합할 수 있고, 인터포저가 반도체 칩과 실질적으로 동일 레벨에서 몰딩되기 때문에, 인터포저를 임베디드 하기 위한 별도의 공정이 추가되지 않는다.
摘要翻译：本发明涉及一种嵌入其中的内插器的电路板，包括：插入件，其顶侧和背面通过第一通孔电连接; 以及嵌入在其中并且插入件的顶侧和背面暴露的模制构件。根据本发明，绝缘体的成型构件和半导体的插入件可以根据通孔的所需精细间距适当地选择和耦合，并且插入器被模制在与半导体芯片基本相同的水平上，因此不需要添加用于嵌入插件的附加处理。

3. 发明申请

WO2014092248A1 유연 집적 회로 소자 패키지들을 구비하는 메모리 카드 시스템들 및 메모리 카드 시스템들의 제조 방법들 审中-公开
标题翻译：包含灵活集成电路元件包的存储卡系统以及制造存储卡系统的方法
公开(公告)号：WO2014092248A1
公开(公告)日：2014-06-19
申请号：PCT/KR2013/002165
申请日：2013-03-18
申请人： 하나마이크론(주)
发明人： 임재성 , 김주형
IPC分类号： H01L23/50 , H01L23/12
CPC分类号： H05K1/028 , H01L23/5387 , H01L2924/0002 , H05K1/117 , H05K1/118 , H05K1/189 , H05K3/323 , H05K3/40 , H05K5/0004 , H05K2201/10159 , Y10T29/49149 , H01L2924/00
摘要： 메모리 카드 시스템은 유연 집적 회로 소자 패키지, 상부 유연 케이스, 하부 유연 케이스, 배선 구조, 이방성 전도 필름 등을 포함할 수 있다. 집적 회로 소자 패키지는 휘어질 수 있는 물질을 포함할 수 있고, 접속 패드를 가질 수 있다. 상부 케이스는 휘어질 수 있는 물질을 포함할 수 있고, 유연 집적 회로 소자 패키지를 덮을 수 있다. 하부 케이스는 휘어질 수 있는 물질을 포함할 수 있고, 유연 집적 회로 소자 패키지가 고정될 수 있다. 배선 구조는 휘어질 수 있는 물질을 포함할 수 있고, 상부 케이스의 내측 표면에 구비되는 연결 배선, 상부 케이스의 외측 표면에 구비되는 접속 핀 및 상부 케이스를 관통하는 비아 배선을 포함할 수 있다. 이방성 전도 필름은 집적 회로 소자 패키지와 상부 케이스 사이에 배치될 수 있고, 접속 패드와 연결 배선을 전기적으로 연결할 수 있다.
摘要翻译：本发明涉及一种存储卡系统，其可以包括柔性集成电路元件封装，柔性上壳体，柔性下壳体，布线结构，各向异性导电膜等。集成电路元件封装可以包括可弯曲材料，并且可以具有连接焊盘。上壳体可以包括可弯曲材料，并且可以覆盖柔性集成电路元件封装。下壳体可以包括可弯曲材料，并且可以使柔性集成电路元件封装件固定到其上。布线结构可以包括可弯曲材料，并且可以包括布置在上壳体的内表面上的连接线，布置在上壳体的外表面上的连接销和穿过上壳体的通孔线。各向异性导电膜可以插入在集成电路元件封装和上壳体之间，并且可以将连接焊盘和连接线电连接。

4. 发明申请

WO2011142582A3 적층형 반도체 패키지 审中-公开
公开(公告)号：WO2011142582A3
公开(公告)日：2011-11-17
申请号：PCT/KR2011/003468
申请日：2011-05-11
申请人： 하나마이크론㈜ , 황철규 , 이현우
发明人： 황철규 , 이현우
IPC分类号： H01L23/12
摘要： 적층형 반도체 패키지를 제공한다. 본 발명은 접속패드를 갖는 제1기판과 접속패드를 갖는 제2기판사이를 전기적으로 연결하는 연결기판을 구비하는 기판부; 상기 제1기판상에 복수개의 제1반도체칩이 다단으로 적층되는 제1칩적층체; 상기 제2기판상에 복수개의 제2반도체칩이 다단으로 적층되는 제2칩적층체; 상기 제1반도체칩의 제1본딩패드와 상기 제1기판의 접속패드를 전기적으로 연결하는 제1도전성 와이어; 상기 제2반도체칩의 제2본딩패드와 상기 제2기판의 접속패드를 전기적으로 연결하는 제2도전성 와이어; 및 상기 제1집적층체의 최상층 제1반도체칩과 상기 제2칩적층체의 최상층 제2반도체칩사이에 개재되는 일정두께의 연결접착층을 갖추어 상기 제1칩적층체와 제2칩적층체를 상하 적층하여 접합하는 접합부를 포함한다.

5. 发明申请

WO2016064004A1 집적회로 소자 패키지의 제조 방법 审中-公开
标题翻译：制备集成电路器件封装的方法
公开(公告)号：WO2016064004A1
公开(公告)日：2016-04-28
申请号：PCT/KR2014/009989
申请日：2014-10-23
申请人： 하나마이크론(주)
发明人： 임재성
IPC分类号： H01L23/12 , H01L27/12 , H01L21/306 , H01L21/3065
CPC分类号： H01L21/306 , H01L21/3065 , H01L23/12 , H01L27/12 , H01L2924/0002 , H01L2924/00
摘要： 집적회로 소자 패키지의 제조 방법은 아래로부터 제2 실리콘 기판, 절연막, 및 휘거나 접을 수 있는 유연한 두께를 갖는 제1 실리콘 기판이 순차적으로 적층되는 에스오아이(SOI : silicon on insulator) 기판을 마련하는 단계; 상기 제1 실리콘 기판의 일면에 회로 패턴을 형성하는 단계; 상기 절연막을 대상으로 식각 공정을 수행하여 상기 절연막을 제거하여 상기 제1 실리콘 기판과 상기 제2 실리콘 기판을 서로 분리시키는 단계; 및 상기 회로 패턴이 형성되는 상기 제1 실리콘 기판의 일면과 반대되는 상기 제1 실리콘 기판의 타면에 휘거나 접을 수 있는 유연한 두께 및 유연한 재질로 이루어지는 하부 기판을 부착시키는 단계를 포함할 수 있다.
摘要翻译：一种用于制备集成电路器件封装的方法可以包括以下步骤：制备从第二硅衬底，绝缘膜和第一硅衬底的底部顺序层压的绝缘体上硅（SOI）衬底，其具有柔软的厚度以便弯曲或折叠; 在所述第一硅衬底的一侧上形成电路图案; 通过在绝缘膜上的蚀刻去除绝缘膜，将第一硅衬底和第二硅衬底彼此分离; 并且在第一硅衬底的与具有电路的第一硅衬底的一侧相对的另一侧上粘附由柔性材料形成的具有柔性厚度以弯曲或折叠的下基板图案上形成。

6. 发明申请

WO2014098324A1 반도체 장치의 패키지 审中-公开
标题翻译：半导体器件封装
公开(公告)号：WO2014098324A1
公开(公告)日：2014-06-26
申请号：PCT/KR2013/003182
申请日：2013-04-16
申请人： 하나마이크론(주)
发明人： 정진욱
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L25/0657 , H01L23/3107 , H01L23/3128 , H01L23/481 , H01L23/49816 , H01L23/5389 , H01L24/19 , H01L24/20 , H01L25/105 , H01L2224/04105 , H01L2224/12105 , H01L2224/13025 , H01L2224/16145 , H01L2224/16146 , H01L2224/16227 , H01L2224/17181 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/73257 , H01L2224/73259 , H01L2224/73265 , H01L2224/73277 , H01L2225/06541 , H01L2225/06565 , H01L2225/1035 , H01L2225/1058 , H01L2924/15311
摘要： 적어도 하나의 제1 반도체 칩에 인접하고, 상기 적어도 하나의 제1 반도체 칩에 전기적으로 연결되는 입력/출력 단자들이 배치되는 팬 아웃 구조를 갖는 반도체 장치의 패키지는 상기 입력/출력 단자들로부터 이격되고, 상기 적어도 하나의 제1 반도체 칩과 마주하여 배치되는 제2 반도체 칩을 포함할 수 있다. 반도체 장치의 패키지는 향상된 집적도를 확보할 수 있고, 입력/출력 단자들과 배선들 사이의 연결 안정성의 개선하여 반도체 장치의 패키지의 신뢰성을 향상시킬 수 있다.
摘要翻译：本发明涉及一种具有扇出结构的半导体器件封装，其中输入/输出端子布置在至少一个第一半导体芯片的附近并且电连接到至少一个第一半导体芯片，并且可以包括第二所述半导体芯片与所述输入/输出端子间隔开并且布置成面对所述至少一个第一半导体芯片。半导体器件封装可以确保提高的集成度，并且可以提高输入/输出端子和电线之间的连接稳定性，从而实现半导体器件封装的改进的可靠性。

7. 发明申请

WO2014051230A1 유연 집적 회로 소자 패키지의 제조 장치 审中-公开
标题翻译：用于制造柔性集成电路封装的装置
公开(公告)号：WO2014051230A1
公开(公告)日：2014-04-03
申请号：PCT/KR2013/003169
申请日：2013-04-16
申请人： 하나마이크론(주)
发明人： 이혁 , 임재성 , 김주형
IPC分类号： H01L21/58 , H01L21/02
CPC分类号： H01L21/67173 , H01L21/67132 , H01L21/6836 , H01L23/5387 , H01L24/24 , H01L24/29 , H01L24/32 , H01L24/75 , H01L24/76 , H01L24/82 , H01L24/83 , H01L24/92 , H01L24/97 , H01L2221/68336 , H01L2221/6834 , H01L2221/68354 , H01L2221/68368 , H01L2221/68381 , H01L2224/24225 , H01L2224/245 , H01L2224/2919 , H01L2224/32013 , H01L2224/32225 , H01L2224/7565 , H01L2224/75651 , H01L2224/759 , H01L2224/7598 , H01L2224/76183 , H01L2224/76651 , H01L2224/82005 , H01L2224/82101 , H01L2224/83005 , H01L2224/83192 , H01L2224/8385 , H01L2224/92244 , H01L2224/97 , H01L2924/01029 , H01L2924/00012 , H01L2224/83 , H01L2224/82
摘要： 유연 집적 회로 소자 패키지 제조 장치는, 유연 기판 상으로 유연 집적 회로 소자를 전사 및 부착하는 전사부, 상기 유연 기판 상에 상기 유연 집적 회로 소자를 덮는 박막을 형성하는 박막 형성부, 상기 유연 기판 및 상기 유연 집적 회로 소자의 일부들이 노출되도록 상기 유연 기판 상에 형성된 박막을 제거하는 박막 제거부, 그리고 상기 유연 기판의 노출된 부분 및 상기 유연 집적 회로 소자의 노출된 부분을 전기적으로 연결하는 도전성 배선을 형성하는 배선 형성부를 포함할 수 있다.
摘要翻译：本发明涉及一种用于制造柔性集成电路器件封装的设备，其可以包括：传输单元，其将柔性集成电路器件传送并附接到柔性衬底上; 薄膜形成单元，其形成覆盖柔性基板上的柔性集成电路器件的薄膜; 薄膜去除单元，其去除形成在柔性基板上的薄膜，使得柔性基板和柔性集成电路器件的一部分露出; 以及布线形成单元，其形成将柔性基板的露出部分电连接到柔性集成电路器件的露出部分的导电布线。

8. 发明申请

WO2015016588A1 가축 개체 인식용 이어 태그 审中-公开
标题翻译：用于识别畜牧业个人的标签
公开(公告)号：WO2015016588A1
公开(公告)日：2015-02-05
申请号：PCT/KR2014/006949
申请日：2014-07-29
申请人： 하나마이크론(주)
发明人： 염상열
IPC分类号： G06K19/077 , G06K19/07
CPC分类号： A01K11/004 , G06K19/07758
摘要： 가축 개체 인식용 이어 태그를 제공한다. 본 발명은 가축의 피부 측에 대면하는 제1커버부와 일체로 결합되는 제2커버부를 구비하는 커버부; 상기 제1커버부와 제2커버부사이에 배치되고 적어도 하나의 무선통신용 칩을 갖는 무선통신부; 상기 가축의 신체 일부 및 상기 제1커버부에 형성된 관통공을 관통하여 상기 제2커버부에 형성된 피메일부의 공간에 선단이 배치되어 걸리는 메일 플러그; 및 상기 메일플러그와 대응하는 커버부의 헤드영역과, 상기 무선통신부와 대응하는 커버부의 본체영역과의 사이에 해당하는 커버부의 외부면에 상기 커버부의 벤딩시 외력에 기인하는 응력이 집중되어 접이가 이루어지도록 함몰형성되는 일정길이의 제1접이선을 적어도 하나 갖추어 상기 커버부를 절곡시키는 절곡부;를 포함한다.
摘要翻译：提供了用于识别牲畜个体的耳标。本发明包括：盖单元，具有与面向家畜皮肤侧的第一盖单元整体联接的第二盖单元; 布置在所述第一盖单元和所述第二盖单元之间并且具有至少一个无线通信芯片的无线通信单元; 通过所述家畜的一部分的雄插头和形成在所述第一盖单元处的通孔，并且其前端布置在所述第二盖单元上并钩住形成在所述第二盖单元上的阴部件的空间; 以及弯曲单元，用于通过具有预定长度的至少一个第一折叠线来弯曲所述盖单元，所述第一折叠线被凹入地形成，以便当所述盖单元弯曲时能够通过由所述盖单元弯曲而由外力引起的应力集中在所述盖的外表面上对应于对应于公插头的盖单元的头部区域与对应于无线通信单元的盖单元的主区域之间的区域的单元。

9. 发明申请

WO2011162504A2 적층형 반도체 패키지 审中-公开
标题翻译：堆叠式半导体封装
公开(公告)号：WO2011162504A2
公开(公告)日：2011-12-29
申请号：PCT/KR2011/004378
申请日：2011-06-15
申请人： 하나마이크론(주) , 정진욱 , 김진호
发明人： 정진욱 , 김진호
IPC分类号： H01L23/12
CPC分类号： H01L23/49 , H01L24/48 , H01L25/0657 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48145 , H01L2224/48147 , H01L2224/73265 , H01L2224/8592 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2924/00014 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2224/45099 , H01L2224/05599 , H01L2924/00 , H01L2924/00012
摘要： 적층형 반도체 패키지를 제공한다. 본 발명은 제1접속패드와 제2접속패드가 상부면에 구비되는 기판; 상기 기판상에 탑재되고 상기 제1접속패드와 제1도전성 와이어를 매개로 와이어본딩되는 제1본딩패드가 외부노출되도록 복수개의 제1반도체칩이 다단으로 적층되는 제1캐스캐이드 칩적층체; 상기 제2접속패드와 제2도전성 와이어를 매개로 와이어본딩되는 제2본딩패드가 상기 제1본딩패드와 대응하는 영역으로 외부노출되도록 복수개의 제2반도체칩이 다단으로 적층되는 제2캐스캐이드 칩적층체; 및 상기 제1캐스캐이드 칩적층체와 제2캐스캐이드 칩적층체사이를 접합하는 접합부를 포함한다.
摘要翻译：提供了一种堆叠的半导体封装。本发明包括：具有设置在其上表面上的第一和第二连接焊盘的基板; 第一级联芯片层压体，其被装载在所述基板上，并且多个第一半导体芯片以多级堆叠以从外部暴露通过所述第一连接焊盘焊接的第一焊盘和第一导线; 第二级联芯片层叠体，其中多个第二半导体芯片在多级堆叠，以将通过第二连接焊盘引线键合的第二接合焊盘和第二导线外部暴露于对应于第一接合焊盘的区域; 以及用于接合第一级联芯片层压体和第二级联芯片层压体的接合部分。

10. 发明申请

WO2011162488A2 적층형 반도체 패키지 审中-公开
标题翻译：层状半导体封装
公开(公告)号：WO2011162488A2
公开(公告)日：2011-12-29
申请号：PCT/KR2011/003990
申请日：2011-06-01
申请人： 하나마이크론㈜ , 김현주 , 정용하
发明人： 김현주 , 정용하
IPC分类号： H01L23/12
CPC分类号： H01L25/0657 , H01L23/3128 , H01L24/73 , H01L2224/32145 , H01L2224/32225 , H01L2224/48145 , H01L2224/48147 , H01L2224/48227 , H01L2224/73265 , H01L2225/06506 , H01L2225/0651 , H01L2225/06562 , H01L2225/06575 , H01L2924/14 , H01L2924/15311 , H01L2924/00012 , H01L2924/00
摘要： 적층형 반도체 패키지를 제공한다. 본 발명은 제1접속패드와 제2접속패드를 상부면에 구비하는 기판; 상기 기판상에 탑재되고 제1본딩패드가 외부노출되도록 복수개의 제1반도체칩이 계단형으로 적층되는 제1캐스캐이드 칩적층체; 상기 제1캐스캐이드 칩적층체에 적층된 최상층 반도체칩의 본딩패드를 외부노출하도록 상기 최상층 반도체칩의 상부면에 적층되는 적어도 하나의 스페이서; 상기 스페이서의 상부면에 탑재되고, 제2본딩패드가 외부노출되도록 복수개의 제2반도체칩이 계단형으로 적층되는 제2캐스캐이드 칩적층체; 상기 제1반도체칩의 제1본딩패드와 상기 기판의 제1접속패드의 전기적 연결을 매개하는 역활의 제1도전성 와이어; 및 상기 제2반도체칩의 제2본딩패드와 상기 기판의 제2접속패드의 전기적 연결을 매개하는 연결의 제2도전성 와이어를 포함한다.
摘要翻译：提供了一种分层半导体封装。本发明包括：在其上表面上具有第一连接焊盘和第二连接焊盘的衬底; 安装在所述基板上的第一级联芯片层叠体，其中多个第一半导体芯片以阶梯形式层叠以将第一焊盘暴露于外部; 至少一个间隔物层叠在第一芯片层叠体的最上半导体芯片的上表面上，以暴露最上半导体芯片的焊盘; 第二级联芯片层叠体，安装在所述间隔物的上表面上，其中多个第二半导体芯片以阶梯形式层叠，以将第二接合焊盘暴露于外部; 第一导线，用于电连接第一半导体芯片的第一焊盘和衬底的第一连接焊盘; 以及用于电连接第二半导体芯片的第二焊盘和基板的第二连接焊盘的第二导线。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式