专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明专利

JP2017085078A 抵抗性メモリおよびその製造方法有权
公开(公告)号：JP2017085078A
公开(公告)日：2017-05-18
申请号：JP2016135592
申请日：2016-07-08
申请人：華邦電子股▲ふん▼有限公司Winbond Electronics Corp. , Huabang Electronic Co Ltd , 華邦電子股▲ふん▼有限公司Winbond Electronics Corp.
发明人： HSU PO-YEN , SHEN TING-YING , HO CHIA-HUA , FU CHIH-CHENG , CHIN TATSU
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L45/146 , H01L45/08 , H01L45/12 , H01L45/1233 , H01L45/124 , H01L45/1253 , H01L45/16 , H01L45/1675 , H01L45/1683
摘要：【課題】メモリセルの側壁を保護して、リセット失敗を防ぎ、高温データ保護(HTDR)をさらに高めることのできる抵抗性メモリおよびその製造方法を提供する。【解決手段】抵抗性メモリ100は、第1電極106a、第2電極118a、可変抵抗層108a、酸素交換層114a、および保護層112aを含む。第1電極および第2電極は、互いに対向して配置される。可変抵抗層は、第1電極と第2電極の間に配置される。酸素交換層は、可変抵抗層と第2電極の間に配置される。保護層は、酸素交換層の少なくとも側壁に配置される。【選択図】図1—5

4. 发明专利

JP2022000832A メモリデバイス及びその動作方法审中-公开
公开(公告)号：JP2022000832A
公开(公告)日：2022-01-04
申请号：JP2020105730
申请日：2020-06-19
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：門脇卓也
IPC分类号： G11C7/10 , G11C11/409
摘要：【課題】本発明は、メモリデバイスとその動作方法を提供する。【解決手段】メモリデバイスは、入出力データラッチ回路及びビット線センスアンプ回路を含む。入出力データラッチ回路は、主入出力線とローカル入出力線ペアとの間に結合される。ローカル入出力線ペアは、ビット線センスアンプ回路を介して複数のビット線ペアに結合される。メモリデバイスは読み出し動作、または書き込み動作のいずれか一方を行う場合に、メモリデバイスは、2段階式動作を実行し、これらのビット線ペアの選択されたビット線ペアのデータを入力又は出力し、選択されたビット線ペアは、2段階式動作のうちの1つのステージ動作においてのみ、ローカル入出力線ペアに接続され、2段階式動作のもう1つのステージ動作では、入出力データラッチ回路にラッチした選択されたビット線ペアのデータは、主入出力線ペアに送信される。【選択図】図1

5. 发明专利

JP6986127B1 メモリシステムおよびその操作方法有权
公开(公告)号：JP6986127B1
公开(公告)日：2021-12-22
申请号：JP2020176467
申请日：2020-10-21
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：森郁
IPC分类号： G11C5/04 , G11C5/06 , G06F12/00
摘要：【課題】セットアップ/ホールド時間を動的に調整することにより、チップ製造及び在庫における制限を回避するメモリシステムを提供する。【解決手段】メモリシステム100は、相互に接続された複数のメモリチップ110_0〜110_3を含む。各メモリチップは、メモリアレイ、読み出し/書き込みデータストローブピン、ルックアップテーブル記憶装置、チップ数識別回路及び制御論理回路を含む。ルックアップテーブル記憶装置130は、チップ接続数に関する複数のトリミングシフト値を予め保存する。チップ数識別回路は、状態情報に基づいて現在のチップ接続数を識別し、それに基づいて、ルックアップテーブル記憶装置から、選択されたトリミングシフト値を見つける。制御論理回路は、クロック信号に反応してデータ信号を伝送し、選択されたトリミングシフト値に基づいて、クロック信号とデータ信号の間のセットアップ/ホールド時間を調整する。【選択図】図2

6. 发明专利

JP2021185650A インピーダンスキャリブレーション回路审中-公开
公开(公告)号：JP2021185650A
公开(公告)日：2021-12-09
申请号：JP2020090267
申请日：2020-05-25
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：道岡義久
IPC分类号： H01L21/822 , H01L27/04 , H04L25/02 , H03K19/0175
摘要：【課題】インピーダンスキャリブレーション回路の処理時間を有効に減らすことのできるインピーダンスキャリブレーション回路を提供する。【解決手段】インピーダンスキャリブレーション回路は、第1キャリブレーション回路と、第2キャリブレーション回路と、制御回路とを含む。第1キャリブレーション回路は、キャリブレーションパッドを介して外部抵抗に接続されるのに適しており、第1制御信号および外部抵抗の抵抗値に基づいて、第1電圧を生成する。第2キャリブレーション回路は、第1制御信号および第2制御信号に基づいて、第2電圧を生成する。制御回路は、第1電圧と基準電圧を比較して第1比較結果を取得し、第1電圧と第2電圧を比較して第2比較結果を取得するために使用され、第1比較結果に基づいて第1制御信号を生成し、第2比較結果に基づいて第2制御信号を生成する。【選択図】図1

7. 发明专利

JP2021182658A 遅延ロックループデバイス及びその更新方法有权
公开(公告)号：JP2021182658A
公开(公告)日：2021-11-25
申请号：JP2020086395
申请日：2020-05-18
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：奥野晋也
IPC分类号： H03L7/081 , G11C11/4076 , H03L7/08
摘要：【課題】消費電力を低減することができる遅延ロックループデバイス及びその更新方法を提供する。【解決手段】本発明は、遅延ロックループデバイス及び遅延ロックループのための更新方法に関する。遅延ロックループデバイスは、遅延ロックループ及び更新回路を含む。遅延ロックループは、イネーブリング信号に従って有効化され、入力クロックを遅延させて遅延クロックを提供する。更新回路は、フラグ生成回路及びイネーブリング回路を含む。フラグ生成回路は、デフォルト時間間隔に基づいて更新フラグを提供する。イネーブリング回路は、更新フラグに従ってイネーブリング信号を第1論理レベルにシフトすることをトリガし、デフォルト時間間隔の終了前にイネーブリング信号を第1論理レベルから第2論理レベルに移行する。デフォルト時間間隔は、メモリのリフレッシュ周期よりも短い。【選択図】図1

8. 发明专利

JP2021180434A 遅延ロックループデバイスとその動作方法有权
公开(公告)号：JP2021180434A
公开(公告)日：2021-11-18
申请号：JP2020085572
申请日：2020-05-15
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：奥野晋也
IPC分类号： H03L7/081
摘要：【課題】本発明は、遅延ロックループデバイスとその動作方法を提供する。【解決手段】遅延ロックループデバイスは、遅延線、コピー回路、位相検出器及び遅延制御器を含む。遅延線は、遅延コードに応じて入力クロックに遅延を行い、遅延クロックを提供する。コピー回路は、遅延クロックに基づいてフィードバッククロックを生成する。位相検出器は、入力クロック及びフィードバッククロックを比較して遅延制御信号を生成する。遅延制御器は、制御クロックに基づき、遅延制御信号に従って第1時間点で遅延コードを生成し、コピー遅延時間長を遅延させ、第2時間点で遅延コードを遅延線に提供する。遅延線は、第2時間点で入力クロックを調整する。制御クロックの周期は、コピー遅延時間長よりも大きくなるように調整される。【選択図】図1

9. 发明专利

JP6916929B1 インピーダンスキャリブレーション回路有权
公开(公告)号：JP6916929B1
公开(公告)日：2021-08-11
申请号：JP2020090258
申请日：2020-05-25
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：道岡義久
IPC分类号： H01L21/822 , H01L27/04 , H04L25/02 , H03K19/0175
摘要：【課題】メモリ装置に対してインピーダンスキャリブレーションを行うことのできるインピーダンスキャリブレーション回路を提供する。【解決手段】インピーダンスキャリブレーション回路1は、第1キャリブレーション回路10と、第2キャリブレーション回路11と、スイッチ回路12と、制御回路13と、を含む。第1キャリブレーション回路は、パッドPDを介して外部抵抗Rextに接続されるのに適しており、第1電圧V1を生成する。第2キャリブレーション回路は、第2電圧V2及び第3電圧V3を生成する。スイッチ回路は、第1及び第2キャリブレーション回路に接続される。スイッチ回路は、第1、第2及び第3電圧を第1接点A1及び第2節点A2に選択的に提供する。制御回路は、第1及び第2節点に接続される。制御回路は、第1及び第2節点の電圧に基づいて、第1制御信号Vc1、第2制御信号Vc2及び第3制御信号Vc3を生成する。【選択図】図1A

10. 发明专利

JP6903195B1 遅延ロックループデバイスとその動作方法有权
公开(公告)号：JP6903195B1
公开(公告)日：2021-07-14
申请号：JP2020085572
申请日：2020-05-15
申请人：華邦電子股▲ふん▼有限公司 , Winbond Electronics Corp.
发明人：奥野晋也
IPC分类号： H03L7/081
摘要：【課題】本発明は、遅延ロックループデバイスとその動作方法を提供する。【解決手段】遅延ロックループデバイスは、遅延線、コピー回路、位相検出器及び遅延制御器を含む。遅延線は、遅延コードに応じて入力クロックに遅延を行い、遅延クロックを提供する。コピー回路は、遅延クロックに基づいてフィードバッククロックを生成する。位相検出器は、入力クロック及びフィードバッククロックを比較して遅延制御信号を生成する。遅延制御器は、制御クロックに基づき、遅延制御信号に従って第1時間点で遅延コードを生成し、コピー遅延時間長を遅延させ、第2時間点で遅延コードを遅延線に提供する。遅延線は、第2時間点で入力クロックを調整する。制御クロックの周期は、コピー遅延時間長よりも大きくなるように調整される。【選択図】図1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式