专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2020193961A1 SIMPLE CONSTANT CURRENT LIMIT FOR SEPIC OR BOOST CONVERTER 审中-公开
公开(公告)号：WO2020193961A1
公开(公告)日：2020-10-01
申请号：PCT/GB2020/050758
申请日：2020-03-20
申请人： MURATA MANUFACTURING CO., LTD. , MURATA MANUFACTURING CO., LTD.
发明人： WARNES, Frank
IPC分类号： H02M3/156 , H02M3/155
摘要： A circuit for supplying an error signal to a controller in a boost or SEPIC DC-DC converter is provided, the circuit comprising components including: a first (D301), second (D303) and third (D302) Zener diode; a first (R303), second (R302) and third (R301) resistor; and a MOSFET or BJT switch (Q301). The circuit is formed of at least three branches that are each connected to a common voltage input source (V101); the three branches including: a first branch including: the MOSFET or BJT switch, the first Zener diode and the first resistor; a second branch including: the second Zener diode and the second resistor; wherein the first and second branches are mutually connected to the third resistor, the third resistor being connected to the controller; and a third branch including: the third Zener diode, a connection to the base or gate of the switch and a connection to ground. Each of the first, second and third Zener diodes are reverse- biased; wherein the first Zener diode has a first Zener voltage, the second Zener diode has a second Zener voltage, and the third Zener diode has a third Zener voltage; wherein the second and third Zener voltages are equal, the second and third Zener voltages being higher than the first Zener voltage.

2. 发明公开

KR20210009277A 적층 세라믹 콘덴서 审中-公开
公开(公告)号：KR20210009277A
公开(公告)日：2021-01-26
申请号：KR20200082803
申请日：2020-07-06
申请人： MURATA MANUFACTURING CO
发明人： KUROSU YUTA , WAKASHIMA MASAHIRO
IPC分类号： H01G4/252 , H01G4/008 , H01G4/012 , H01G4/232 , H01G4/30
摘要： 적층세라믹콘덴서는세라믹층과내부전극이적층되고주면과측면과단면을가지는세라믹적층체와, 세라믹적층체의단면을덮도록형성되고내부전극과전기적으로접속된도체층과, 도체층을덮도록형성된절연층과, 도체층과전기적으로접속된외부전극을포함하고있다. 도체층은세라믹적층체의주면의일부로까지연장된부분을가지고있다.

3. 发明公开

KR20200124601A 고주파 신호 송수신 회로 및 고주파 신호 송수신 장치 审中-公开
公开(公告)号：KR20200124601A
公开(公告)日：2020-11-03
申请号：KR20200035333
申请日：2020-03-24
申请人： MURATA MANUFACTURING CO
发明人： AKAMINE HITOSHI , SAKURAI SATOSHI
IPC分类号： H04B1/44 , H04B1/04 , H04B1/16 , H04L5/00
摘要： (과제) SRS를높은정밀도로행하는것을가능하게한다. (해결수단) 출력단자가제 1 단자에전기적으로접속된저잡음증폭기와, 일단이저잡음증폭기의입력단자에전기적으로접속된제 1 스위치와, 일단이제 1 스위치의타단에전기적으로접속되고, 타단이제 4 단자를통해제 1 안테나에전기적으로접속되는밴드패스필터와, 입력단자가제 2 단자에전기적으로접속된전력증폭기와, 일단이전력증폭기의출력단자에전기적으로접속되고, 타단이밴드패스필터의일단에전기적으로접속된제 2 스위치와, 일단이전력증폭기의출력단자에전기적으로접속되고, 타단이제 5 단자에전기적으로접속된제 3 스위치와, 일단이제 3 단자에전기적으로접속되고, 타단이제 5 단자에전기적으로접속된제 4 스위치를포함한다.

4. 发明公开

KR20180066847A 칩형 전자부품의 제조방법 审中-公开
公开(公告)号：KR20180066847A
公开(公告)日：2018-06-19
申请号：KR20170164006
申请日：2017-12-01
申请人： MURATA MANUFACTURING CO
发明人： NISHIBAYASHI KAZUHIRO
IPC分类号： H01G4/232 , H01G4/30
摘要： 내습성을확보할수 있는범위에서두께가얇은외부전극을포함한칩형전자부품의제조를가능하게한다. 단면에서의내부전극의단부와측면사이의거리가 10~20㎛인전자부품소체(10)의단면에외부전극을형성하는공정은, 단면측을저점도의제1의도전페이스트(41)에침지한후, 제1의속도로끌어올리는제1의공정과, 단면을제1의도전페이스트에침지한후, 제1의속도보다도늦은제2의속도로끌어올려, 측면및 주면에부착되어있는제1의도전페이스트의두께를얇게하는제2의공정과, 단면을고점도의제2의도전페이스트(42)에침지한후, 제1 및제2의속도보다도빠른속도로끌어올려, 단면에부착되어있는제1의도전페이스트의두께를얇게하고, 적어도단면의바깥둘레부분에제2의도전페이스트를부착시키는제3의공정과, 단면을제2의도전페이스트에침지한후, 제1 및제2의속도보다도빠른속도로끌어올리는제4의공정을가진다.

5. 发明公开

KR20180065908A 적층 세라믹 전자 부품의 제조 방법 审中-公开
公开(公告)号：KR20180065908A
公开(公告)日：2018-06-18
申请号：KR20170161496
申请日：2017-11-29
申请人： MURATA MANUFACTURING CO
发明人： FUJITA AKIRA , TAKAGI YUYA , MATSUI TOGO
IPC分类号： H01G4/12 , H01G4/012 , H01G4/30
摘要： 양호한절단측면을가지는적층세라믹전자부품의제조방법을제공한다. 적층된복수의세라믹그린시트와, 상기세라믹그린시트간의복수의계면을따라각각배치된내부전극패턴을포함하는머더블록을제작하는공정과, 상기머더블록을서로직교하는제1 방향의절단선및 제2 방향의절단선을따라절단함으로써, 소성전의상태에있는복수의세라믹층과복수의내부전극으로구성된적층구조를가지면서, 상기제1 방향의절단선을따른절단에의해드러난절단측면에상기내부전극이노출된복수의그린칩을얻는공정과, 상기절단측면에대하여지립을이용한연삭처리를실시하는공정과, 상기연삭처리후의절단측면에소성전의세라믹보호층을형성함으로써소성전의부품본체를얻는공정과, 상기소성전의부품본체를소성하는공정을포함하는것을특징으로하는적층세라믹전자부품의제조방법이다.

6. 发明公开

KR20180040688A 탄성파 장치 审中-公开
公开(公告)号：KR20180040688A
公开(公告)日：2018-04-20
申请号：KR20187007510
申请日：2016-07-25
申请人： MURATA MANUFACTURING CO
发明人： KISHIMOTO YUTAKA , OMURA MASASHI , KIMURA TETSUYA
IPC分类号： H03H9/145 , H03H9/13 , H03H9/17
CPC分类号： H03H9/145
摘要： 음향반사층을포함한탄성파장치에있어서특성이열화될가능성을낮출수 있는탄성파장치를제공한다. 지지기판(2)과, 지지기판(2) 상에마련된음향다층막(3)과, 음향다층막(3) 상에마련된압전기판(4)과, 압전기판(4) 상에마련된 IDT 전극(5)을포함하고, 음향다층막(3)이적어도 4층의음향임피던스층을가지고, 상기적어도 4층의음향임피던스층이적어도 1층의저음향임피던스층(3a, 3c, 3e, 3g)과저음향임피던스층(3a, 3c, 3e, 3g)보다도음향임피던스가높은적어도 1층의고음향임피던스층(3b, 3d, 3f)으로구성되어있으며, 압전기판(4) 측에서부터지지기판(2) 측을향하여, 4층째의음향임피던스층(3d) 내로부터음향다층막(3)과지지기판(2)의계면까지의임의의위치에마련되어있는접합층(9)을더 포함하는탄성파장치(1).

7. 发明公开

KR20180031713A 탄성파 장치 审中-公开
标题翻译：地震波装置
公开(公告)号：KR20180031713A
公开(公告)日：2018-03-28
申请号：KR20187004692
申请日：2016-07-01
申请人： MURATA MANUFACTURING CO
发明人： NISHI HIROYUKI , WATANABE KAZUSHI
IPC分类号： H03H9/25 , H01L23/28
CPC分类号： H03H9/1085 , H01L23/28 , H01L23/544 , H01L2223/54406 , H03H9/02559 , H03H9/059 , H03H9/14544 , H03H9/25 , H03H9/725
摘要： 신뢰성을높일수 있고, 또한저배화할수 있는탄성파장치를제공한다. 탄성파장치(1)는실장면(3a) 상에실장된제1, 제2 탄성파소자(2A, 2B)를밀봉하고있고, 제1, 제2 면(8a, 8b)을갖고, 제2 면(8b)에각인 Z1이형성된밀봉부재(8)를구비한다. 제1 탄성파소자(2A)는 LiNbO을포함하는제1 압전기판(4A)을갖고, 제2 탄성파소자(2B)는 LiNbO또는 LiTaO을포함하는제2 압전기판(4B)을갖는다. 제2 압전기판(4B)의두께보다도제1 압전기판(4A)의두께쪽이두껍다. 밀봉부재(8)의제2 면(8b)측을상방으로하고, 제1 면(8a)측을하방으로하였을때에, 제2 압전기판(4B)의상방에위치하는밀봉부재(8)의두께보다도, 제1 압전기판(4A)의상방에위치하는밀봉부재(8)의두께쪽이얇다. 제2 면(8b)으로부터의평면에서보아, 제1 압전기판(4A)과각인 Z1이겹쳐있지않다.
摘要翻译：由此提供能够提高可靠性并且能够低反射的地震波导装置。弹性波装置1密封安装在房间表面3a上的第一和第二弹性波元件2A和2B，并具有第一和第二表面8a和8b以及第二表面8b ））。第一声波元件2A具有包含LiNbO的第一压电基板4A，并且第二声波元件2B具有包含LiNbO或LiTaO的第二压电基板4B。第一压电基板4A的厚度比第二压电基板4B的厚度厚。当密封部件8的第二表面8b侧朝上并且第一表面8a侧朝下时，位于第二压电基板4B的上表面上的密封部件8的厚度，位于第一压电基板4A的上侧的密封部件8的厚度比第一密封部件的厚度薄。第一压电基板4A和雕刻的Z1在从第二表面8b的平面中不重叠。

8. 发明公开

KR20180031567A 적층 세라믹 전자부품 审中-公开
标题翻译：多层陶瓷电子元件
公开(公告)号：KR20180031567A
公开(公告)日：2018-03-28
申请号：KR20170113250
申请日：2017-09-05
申请人： MURATA MANUFACTURING CO
发明人： ASANO HIROSHI , HAMAMORI NOBUYASU
IPC分类号： H01G4/252 , H01G4/14 , H01G4/232
CPC分类号： H01G4/30 , H01G4/005 , H01G4/12 , H01G4/14 , H01G4/232
摘要： 기판에실장된상태에있어서열충격등에의해기판에휘어짐이생겨도, 휘어짐에기초하는응력이적층체에전해지는것을억제하여크랙을방지할수 있는적층세라믹전자부품을제공한다. 적층세라믹콘덴서(100)는제1 단면(105) 상에위치하는제1 하지전극층(132) 상에배치되는제1 유기층(140)의 Cu에대한 Si의원자농도비 B와, 제1 주면(101) 상및 제2 주면(102) 상에위치하는제1 하지전극층(122) 상에배치되는제1 유기층(140)의 Cu에대한 Si의원자농도비 A, 그리고제1 주면(101) 상및 제2 주면(102) 상에직접적으로위치하는제1 유기층(140)의 Cu에대한 Si의원자농도비 A는관계식 A>B이다.
摘要翻译：在多层陶瓷电容器中，A> B由位于第一端面上的第一基极层上的第一有机层中的Si与Cu的原子浓度比B满足，Si与Cu的原子浓度比为位于第一基底电极层上的第一有机层位于第一主面和第二主面上，并且位于第一有机层中的Si对Cu的原子浓度比A直接位于第一主面和第二主面上。

9. 发明公开

KR20180022910A 탄성파 장치 审中-公开
标题翻译：地震波装置
公开(公告)号：KR20180022910A
公开(公告)日：2018-03-06
申请号：KR20187002751
申请日：2016-06-22
申请人： MURATA MANUFACTURING CO
发明人： KISHIMOTO YUTAKA , OMURA MASASHI , KIMURA TETSUYA
IPC分类号： H03H9/25 , H03H9/145
CPC分类号： H03H9/145 , H03H9/25
摘要： 판파의 S0모드를이용하고있는탄성파장치에있어서, 전극막 두께가변화되었다고해도음속이나주파수특성의편차가생기기어려운탄성파장치를제공한다. 압전박막(5)의제1 주면(5a) 상에복수개의전극지를가지는 IDT 전극(6)이마련되어있다. 압전박막(5)의제2 주면(5b) 상에도전층(8)이마련되어있다. 압전박막(5)을전파하는탄성파는판파의 S0모드이며, 상기 IDT 전극(6)의전극지사이의아래영역에있는압전박막(5) 부분이, 전극지, 및전극지의아래영역에있는압전박막(5) 부분보다도크게변화되는탄성파장치(1).
摘要翻译：提供了一种弹性波装置，其中即使当在使用平板波的S0模式的弹性波装置中改变电极膜厚度时，音速和频率特性也不易改变。具有多个电极指的IDT电极6设置在压电薄膜5的主表面5a上。并且整个层8也设置在压电薄膜5的第二主表面5b上。的声波经由压电薄膜5传播是S0模式panpa，压电薄膜在IDT电极6议定书极性，电极指之间的下部区域的压电体薄膜5部分，且在手指电极面积（1）的弹性波装置（5）。

10. 发明授权

KR101579704B1 적층 세라믹 전자 부품 有权
标题翻译：层压陶瓷电子元件
公开(公告)号：KR101579704B1
公开(公告)日：2015-12-22
申请号：KR20150010703
申请日：2015-01-22
申请人： MURATA MANUFACTURING CO
发明人： ZENZAI KOTA , HAMANAKA KENICHI , SUGIYAMA HIDETAKA
IPC分类号： H01G4/232 , H01G4/12 , H01G4/30
CPC分类号： H01G4/2325 , H01G4/12 , H01G4/30
摘要： 본발명의과제는도전성수지층과소결금속층사이의밀착력이큰 적층세라믹전자부품을제공하는것이다. 적층세라믹전자부품으로서의적층세라믹콘덴서(10)는세라믹소체(12)를포함한다. 세라믹소체(12)에는내부전극(16a, 16b)이매설된다. 세라믹소체(12)의단부면(12e, 12f)측에는, 내부전극(16a, 16b)의노출부(18a, 18b)와전기적으로접속되는외부전극(20a, 20b)이형성된다. 외부전극(20a, 20b)은소결금속층(22a, 22b)과, 도전성수지층(24a, 24b)과, 도금층(26a, 26b)을포함한다. 적층세라믹콘덴서(10)의단면에있어서의소결금속층과도전성수지층의계면의길이 70㎛의범위에서, 소결금속층에형성되는도전성수지가인입되어있지않은오목부의수가 2 이하이다.
摘要翻译：本发明的目的是提供一种在导电树脂层和烧结金属层之间具有很强粘合性的陶瓷电子部件。多层陶瓷电容器（10）包括作为多层陶瓷电子部件的陶瓷体（12）。陶瓷体（12）内嵌有内部电极（16a，16b）。与陶瓷体（12）的端部单元表面（12e，12f）形成有与内部电极（16a，16b）的露出部（18a，18b）电连接的外部电极（20a，20b）。外部电极包括：烧结金属层（22a，22b），导电树脂层（24a，24b）和镀层（26a，26b）。在烧结金属层中形成的不具有导电性树脂的凹部的数量在多层烧结体的截面的烧结金属层和导电性树脂层的界面长度的70μm的范围内，层状冷凝器（10）等于2或更小。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式