专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

TWI300251B 垂直薄膜電晶體的製造方法 MANUFACTURING METHOD OF VERTICAL THIN FILM TRANSISTOR 失效
简体标题：垂直薄膜晶体管的制造方法 MANUFACTURING METHOD OF VERTICAL THIN FILM TRANSISTOR
公开(公告)号：TWI300251B
公开(公告)日：2008-08-21
申请号：TW095125799
申请日：2006-07-14
申请人：財團法人工業技術研究院 INDUSTRIAL TECHNOLOGY RESEARCH INSTITUTE
发明人：王怡凱 WANG, YI-KAI , 林宗賢 LIN, TSUNG-HSIEN , 胡堂祥 HU, TARNG-SHIANG , 沈裕淵 SHEN, YU-YUAN
IPC分类号： H01L
CPC分类号： H01L51/057 , Y10S438/944 , Y10S438/951
摘要：一種垂直薄膜電晶體之製作方法,利用擋板光罩來製
作垂直結構元件。此方法包括下列步驟。首先,形成金屬
層作為凸肋及閘極層。然後,將擋板光罩設置於閘極層上。
之後,直接以擋板光罩為罩幕,形成源極層、有機半導體
層與汲極層,如此可以簡化製程。因為在形成有機半導體
層後,沒有使用到微影蝕刻技術,所以可以避免有機半導
體層受到損害,使垂直薄膜電晶體具有良好的元件特性。
简体摘要：一种垂直薄膜晶体管之制作方法,利用挡板光罩来制作垂直结构组件。此方法包括下列步骤。首先,形成金属层作为凸肋及闸极层。然后,将挡板光罩设置于闸极层上。之后,直接以挡板光罩为罩幕,形成源极层、有机半导体层与汲极层,如此可以简化制程。因为在形成有机半导体层后,没有使用到微影蚀刻技术,所以可以避免有机半导体层受到损害,使垂直薄膜晶体管具有良好的组件特性。

82. 发明专利

TWI239572B 沈積材料於基板上之模版及方法 STENCIL AND METHOD FOR DEPOSITING MATERIAL ONTO A SUBSTRATE 失效
简体标题：沉积材料于基板上之模版及方法 STENCIL AND METHOD FOR DEPOSITING MATERIAL ONTO A SUBSTRATE
公开(公告)号：TWI239572B
公开(公告)日：2005-09-11
申请号：TW093110978
申请日：2004-04-20
申请人：英特爾股份有限公司 INTEL CORPORATION
发明人：傑佛瑞瓦特森 WATSON, JEFFREY
IPC分类号： H01L
CPC分类号： H01L24/27 , H01L21/563 , H01L24/29 , H01L24/83 , H01L2224/16225 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/83192 , H01L2224/83194 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01019 , H01L2924/01029 , H01L2924/01033 , H01L2924/01043 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/12042 , H01L2924/14 , H05K3/1225 , Y10S438/951 , Y10T29/49146 , Y10T29/49171 , H01L2924/00
摘要：本發明揭示一模版及一方法，用以沉積一試樣之未充滿材料於一收納一積體電路晶片之基板上。
简体摘要：本发明揭示一模版及一方法，用以沉积一试样之未充满材料于一收纳一集成电路芯片之基板上。

83. 发明授权

KR100770541B1 반도체 소자 및 그 제조 방법 失效
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100770541B1
公开(公告)日：2007-10-25
申请号：KR1020050133826
申请日：2005-12-29
申请人： 동부일렉트로닉스 주식회사
发明人： 한재원
IPC分类号： H01L21/28
CPC分类号： H01L21/0272 , H01L21/76852 , H01L21/76885 , H01L23/5222 , H01L23/5226 , H01L2924/0002 , Y10S438/951 , H01L2924/00
摘要： 본 발명은 반도체 소자의 동작 속도를 향상시키기 위한 것으로서, 전도층을 포함하는 반도체 기판, 반도체 기판 위에 형성되어 있으며 비아홀을 가지는 제1 절연막, 비아홀 내벽에 형성되어 있는 하부 배리어막, 하부 배리어막 위에 형성되어 있는 제1 금속 배선, 제1 금속 배선 및 제1 절연막 위에 형성되어 있으며 비아홀보다 폭이 넓은 트렌치를 가지는 제2 절연막, 트렌치 밑면에 형성되어 있는 상부 배리어막, 상부 배리어막 위에 형성되어 있는 제2 금속 배선, 상부 배리어막 및 제2 금속 배선 측벽에 형성되어 있는 측벽 배리어막을 포함하며, 측벽 배리어막은 'ㄴ'자형의 거울 대칭 구조를 가진다. 본 발명에 따르면 싱글 다마신 공정을 이용하여 비아 금속 배선을 만들고, 비아 금속 배선보다 폭이 넓으며 비아 금속 배선과 전기적으로 연결을 이루는 트렌치 금속 배선을 역경사 패턴을 가지는 감광막을 마스크로 이용하여 형성함으로써 완전한 금속 배선을 형성함에 따라 종래에 듀얼 다마신 공정을 이용하여 비아홀(via hole) 내부를 감광막으로 채우고 트렌치를 형성하는 공정 단계를 진행하지 않으므로 절연막과 비아홀을 채운 감광막의 식각 선택비 차로 인해 트렌치 밑면에 발생하는 담(fence)과 비아홀 내부를 채우는 감광막을 제거함에 따라 발생하는 부산물이 발생하지 않으므로 금속 배선에 보이드가 발생하지 않아 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있다.
또한, 종래에 듀얼 다마신 공정을 통해 노출된 low-k 물질에 3회 진행한 애쉬어 공정을 1회로 줄임으로써 애쉬어 공정의 애쉬어액과 low-k 물질이 화학적으로 반응하여 유전율(k)이 증가하는 것을 억제함으로써 반도체 소자의 동작 속도를 향상시킬 수 있다.
또한, 트렌치 금속 배선을 둘러싸 지지하는 절연막을 저유전율 물질이며 SiOC 물질을 포함하는 low-k을 사용함으로써 이웃하는 트렌치 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하고, 비아 금속 배선을 둘러싸 지지하는 절연막을 패터닝 공정이 용이한 산화규소 또는 FSG 등의 절연막을 1,000Å 이상의 두께로 형성함으로써 다층 금속 배선에서 상하로 중첩하는 트렌치 금속 배선 사이에 존재하는 기생 커패시턴스를 최소화하여 반도체 소자의 동작 속도를 향상시킬 수 있다.
트렌치, 금속 배선, 기생 커패시턴스
摘要翻译：作为提高半导体器件的运行速度，它是在半导体基板上形成的形成在本发明中，包括导电层，并且具有一个通孔，所述底部阻挡经由孔内壁，底部阻挡膜形成在所述膜上的第一绝缘膜的半导体衬底它首先形成在第一金属互连，在形成在绝缘膜和比所述通孔在所述第二绝缘膜，沟槽底部具有宽沟槽，顶部势垒膜2与形成在宽度上阻挡膜中的第一金属布线和所述第一以及形成在第二金属互连的侧壁上的侧壁阻挡膜，其中侧壁阻挡膜具有“a”形的镜像对称结构。在根据本发明使用镶嵌工艺的单个经由金属布线产生，具有宽的比通过使用具有通过金属线和沟槽金属布线扭转斜率图案形成于掩模的电连接在感光膜上形成通孔的金属布线由于没有执行完整的镶嵌工艺以用光致抗蚀剂填充通孔并且使用双镶嵌工艺形成沟槽，所以难以蚀刻光致抗蚀剂层，因为由光敏膜用于填充壁（围栏）和通孔中产生的副产物，在其内部，根据在该金属线的去除产生的可能不具有空隙的基改善了电性能和半导体器件的可靠性。

84. 发明授权

KR100663624B1 액정표시장치 제조방법 有权
标题翻译：制造LCD的方法
公开(公告)号：KR100663624B1
公开(公告)日：2007-01-02
申请号：KR1020040030206
申请日：2004-04-29
申请人： 엘지디스플레이 주식회사
发明人： 류순성 , 권오남 , 조흥렬
IPC分类号： G02F1/136
CPC分类号： H01L27/1288 , H01L27/1214 , Y10S438/951
摘要： A method for manufacturing a liquid crystal display includes simultaneously forming a gate electrode and a gate bus line on a transparent dielectric substrate, simultaneously forming a channel layer, an ohmic contact layer, and source/drain electrodes by forming a gate insulation film, an amorphous silicon film, a doped amorphous silicon film, and a metal film on the transparent dielectric substrate on which the gate electrode and the gate bus line are formed and etching the metal film, the amorphous silicon film, and the doped amorphous silicon film, and forming a pixel electrode by forming a protective film and a transparent metal film on the transparent dielectric substrate upon which the source/drain electrodes are formed and finely etching the transparent metal film through a lift-off process using a stripper solution.

85. 发明公开

KR1020040007529A 측면 확장된 식각 마스크를 이용한 박막 리프트-오프 공정방법 및 장치 无效
标题翻译：薄膜剥离工艺和使用横向扩展蚀刻掩模的设备
公开(公告)号：KR1020040007529A
公开(公告)日：2004-01-24
申请号：KR1020037014327
申请日：2002-05-01
申请人： 유나시스 유에스에이 인코포레이티드
发明人： 리샨데이비드지
IPC分类号： H01L21/308
CPC分类号： H01L29/66848 , H01L21/28 , H01L21/28587 , H01L29/66242 , H01L29/66318 , H01L29/66863 , Y10S438/951
摘要： 본 발명에 따르면 기판 위에 식각 마스크 구조체를 형성하는 방법은 기판(50)을 식각하는 단계와, 식각 마스크 구조체(65)를 측면으로 확장하는 단계와, 그리고 기본적으로 마스크 영역에 정렬되는 자기-정렬 금속층(68)을 피복하는 단계를 포함한다. 식각은 등방성 또는 이방성이 될 수 있다. 자기-정렬 금속층은 의도적으로 측면 확장된 식각 마스크 층의 확장에 기초하여 원래의 식각 마스크 영역으로부터 거리(69)를 두고 형성될 수 있다. 금속 피복에 뒤이어, 초기의 마스크 구조체가 제거될 수 있고(112), 따라서 그 바로 위의 금속이 리프트-오프된다. 식각 마스크 구조체는 레지스트일 수 있고 그리고 통상의 포토리소그래피 물질들 및 기술들을 이용하여 형성될 수 있고, 그리고 거의 수직의 측벽들(58 및 57)을 갖는다. 측면 확장은 식각에 뒤따르는 식각 마스크 층의 실릴화 기술을 포함한다. 상술한 방법은 바이폴라, 이종-바이폴라 또는 전계효과 트랜지스터들을 형성하기 위해 활용될 수 있다.

86. 发明公开

KR1020030085013A 분자 전자 장치를 제조하는 방법, 장치 및 메모리 시스템 无效
标题翻译：用于制造分子电子器件的方法，装置和存储系统
公开(公告)号：KR1020030085013A
公开(公告)日：2003-11-01
申请号：KR1020037012206
申请日：2002-03-17
申请人： 에이치피 인크.
发明人： 첸용
IPC分类号： H01L29/78
CPC分类号： G11C13/0014 , B82Y10/00 , G11C13/02 , G11C2213/77 , H01L51/0595 , Y10S438/939 , Y10S438/951
摘要： 프로세싱 동안에 전자 장치의 활성 분자층의 완전성을 보존하는 분자 전자 장치의 제조 프로세스가 개시된다. 일 측면에서, 상부 배선층의 패터닝 동안에 바닥 배선층과 상부 배선층 사이에 끼워지는 분자층을 열화로부터 보호하기 위해 장벽층이 제공된다. 이 제조 프로세스로부터 형성되는 분자 전자 장치 구조체 및 메모리 시스템이 개시된다.

87. 发明授权

KR100383392B1 생산성에가치가있는저유전,저배선저항및고성능IC를성취하기위한신규한공정기술 失效
标题翻译： 생산성에가치가있는저유전，저배선저항및고성능IC를성취하기위한신규한공정기술
公开(公告)号：KR100383392B1
公开(公告)日：2003-07-18
申请号：KR1019970704140
申请日：1995-11-22
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 청로빈더블유. , 창마크에스.
IPC分类号： H01L23/532
CPC分类号： H01L23/53242 , H01L23/53228 , H01L23/53238 , H01L23/53252 , H01L23/5329 , H01L2924/0002 , Y10S148/10 , Y10S148/106 , Y10S438/95 , Y10S438/951 , H01L2924/00
摘要： The interconnects in a semiconductor device contacting metal lines comprise a low resistance metal, such as copper, gold, silver, or platinum, and are separated by a material having a low dielectric constant, such as benzocyclobutene or a derivative thereof. A tri-layer resist structure is used, together with a lift-off process, to form the interconnects. The low dielectric constant material provides a diffusion barrier to the diffusion of the low resistance metal. The tri-layer resist comprises a first layer of a dissolvable polymer, a second layer of a hard mask material, and a third layer of a resist material. The resulting structure provides an integrated circuit with increased speed and ease of fabrication.
摘要翻译：与金属线接触的半导体器件中的互连包括低电阻金属，例如铜，金，银或铂，并且由诸如苯并环丁烯或其衍生物的具有低介电常数的材料分开。使用三层抗蚀剂结构以及剥离工艺来形成互连。低介电常数材料为低电阻金属的扩散提供了扩散阻挡层。三层光刻胶包括可溶解聚合物的第一层，硬掩模材料的第二层和抗蚀剂材料的第三层。所得到的结构提供了具有增加的速度和易于制造的集成电路。

88. 发明授权

KR100223826B1 씨씨디(CCD) 영상소자의 제조방법 失效
公开(公告)号：KR100223826B1
公开(公告)日：1999-10-15
申请号：KR1019970023176
申请日：1997-06-04
申请人： 현대반도체 주식회사
发明人： 김항규 , 박용 , 최선
IPC分类号： H01L21/339
CPC分类号： H01L27/14812 , Y10S438/951
摘要： 본 발명은 CCD 영상소자의 제조방법에 관한 것으로 반도체 기판의 표면내에 p형 웰을 형성하는 단계와, 상기 p형 웰의 표면에 BCCD를 형성하는 단계와, 상기 BCCD상에 일정한 간격을 갖도록 오프셋 게이트와 리셋 게이트를 형성하는 단계와, 상기 오프셋 게이트 및 리셋 게이트 사이의 BCCD내에 플로우팅 디퓨전 영역을 형성하는 단계, 상기 플로우팅 디퓨전 영역에 콘택홀을 갖도록 상기 반도체 기판의 전면에 마스크층을 형성하는 단계와, 상기 콘택홀을 포함한 반도체 기판의 전면에 금속층을 형성하는 단계와, 상기 마스크층상의 금속층을 마스크층과 함께 선택적으로 제거하여 상기 콘택홀에 플로우팅 게이트를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

89. 发明授权

KR100166958B1 평탄화된 헤테로구조물 및 그 제조 방법 失效
标题翻译：平面化的结构及其制造方法
公开(公告)号：KR100166958B1
公开(公告)日：1999-02-01
申请号：KR1019890010745
申请日：1989-07-27
申请人： 텍사스 인스트루먼츠 인코포레이티드
发明人： 히사시시지쬬
IPC分类号： H01L21/18
CPC分类号： H01L21/02664 , H01L21/02381 , H01L21/0243 , H01L21/02546 , H01L21/02636 , Y10S148/026 , Y10S148/072 , Y10S148/10 , Y10S438/933 , Y10S438/951
摘要： 내용없음.

90. 发明授权

KR101474774B1 박막 트랜지스터 표시판 및 이의 제조 방법 有权
标题翻译：薄膜晶体管基板及其制造方法
公开(公告)号：KR101474774B1
公开(公告)日：2014-12-19
申请号：KR1020080065495
申请日：2008-07-07
申请人： 삼성디스플레이 주식회사
发明人： 김주한 , 정기훈 , 심승환
IPC分类号： G02F1/136
CPC分类号： H01L27/12 , H01L27/124 , H01L27/1248 , H01L27/1288 , Y10S438/951
摘要： 박막트랜지스터표시판은, 절연기판과, 절연기판상에형성되며게이트선및 게이트전극을포함하는게이트배선과, 게이트전극상에형성된반도체패턴과, 반도체패턴상에형성되며데이터선, 소스전극및 드레인전극을포함하는데이터배선과, 데이터배선상에제1 서브보호막및 제2 서브보호막으로적층된보호막과, 보호막에형성된콘택홀을통하여드레인전극에접속하는화소전극을포함한다. 여기서, 제2 서브보호막은제1 서브보호막보다밀도가낮을수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式