专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR100468408B1 직접메모리엑세스동작을위해출력주변장치를프리챠징하는방법 失效
公开(公告)号：KR100468408B1
公开(公告)日：2005-06-16
申请号：KR1019970025450
申请日：1997-06-18
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 로버츠데이비드지 , 윌리암즈로버트앨런 , 깁슨글렌윌리암 , 앤쥬 , 베파라마크리쉬나 , 예흐헨리홍-리 , 트사이딘-아이
IPC分类号： G06F13/28
摘要： 주변장치를 프리챠징하는 방법이 개시된다. 본 방법에 따르면, 프로그램된 I/O 또는 종속 사이클(slave cycle)을 이용하여, 주변 장치로 향할(targeted) 출력 데이터 블록의 개시부를 상기 주변장치의 출력 버퍼로 전송하고, 상기 주변 장치가 출력 데이터 블록으로부터 출력 경로를 통해 상기 개시부의 전송을 개시하는 동안에, 출력 데이터 블록의 가상 어드레스가 물리적 어드레스로 변환된다. 주변 장치에 의한 직접 메모리 액세스 동작은 출력 데이터 블록의 잉여부를 출력 버퍼로 전송한다.

2. 发明授权

KR100440745B1 플래시EPROM소거용전원독립전류원 失效
公开(公告)号：KR100440745B1
公开(公告)日：2004-10-08
申请号：KR1019980704061
申请日：1996-08-08
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 청마이클 , 유제임스
IPC分类号： G11C16/06
CPC分类号： G05F3/262 , G11C5/147 , G11C16/30
摘要： A system and method for providing a constant electric field that is insensitive to fluctuations in the power supply to a FLASH EPROM during erasure. The system comprises a plurality of sector source drivers and a power supply insensitive constant current source. Each sector has at least one binary storage element. Each storage element has a source. The sector source drivers couple the at least one source of a sector to be erased to the power supply insensitive constant current source. The power supply insensitive constant current source provides an electric field across the tunneling oxide which is constant and insensitive to fluctuations in the power supply. This improves the wear characteristics and lifetime of the binary storage elements. In addition, this system remedies problems associated with short channel effects, electron trapping, and the use of various voltage sources.
摘要翻译：一种用于提供恒定电场的系统和方法，所述恒定电场在擦除期间对FLASH EPROM的电源的波动不敏感。该系统包括多个扇区源驱动器和电源不敏感的恒流源。每个扇区至少有一个二进制存储元件。每个存储元素都有一个源。扇区源驱动器将要擦除的扇区的至少一个源耦合到不受电源不敏感的恒流源。电源不敏感的恒定电流源提供穿过氧化层的电场，该电场对电源的波动是恒定的和不敏感的。这改善了二进制存储元件的磨损特性和寿命。另外，这个系统可以解决与短沟道效应，电子陷阱以及使用各种电压源相关的问题。

3. 发明授权

KR100443064B1 집적 회로내의 소규모 구조 형성을 위한 이미지 리버설 방법 失效
标题翻译： 집적회로내의소규모구조형성을위한이미지리버설방집적
公开(公告)号：KR100443064B1
公开(公告)日：2004-09-18
申请号：KR1019980708413
申请日：1997-02-04
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 스톨메이저앤드리
IPC分类号： H01L21/033
CPC分类号： H01L21/76816 , H01L21/0337 , H01L21/31144
摘要： The present invention provides a method for fabricating small structures to be employed in integrated circuits formed on a semiconductor substrate. Examples of such small structures include contacts, vias, and metal lines. The method of the present invention employs an image reversal technique to obtain improved feature definition. In forming a feature in a layer of material, a clear field reticle is used to form patterned segments of photoresist each having a size, a shape, and a location substantially identical to the size, the shape, and the location of one of the features intended to be formed in the layer of material. This method is employed instead of using a dark field reticle which forms windows in a photoresist each having a size, a shape, and a location substantially identical to the size, the shape, and the location of one of the features intended to be formed in the layer of material. For small structures, the openings or windows in a photoresist are harder to form than the patterned segments of photoresist. With the method of the present invention which employs a clear field reticle to form a mask comprising patterned segments of photoresist, the limitations of patterning small windows in a photoresist with the use of a dark field reticle are avoided. The accuracy of forming the small structures is thus improved.
摘要翻译：本发明提供了一种用于制造要在半导体衬底上形成的集成电路中使用的小结构的方法。这种小型结构的例子包括触点，通孔和金属线。本发明的方法采用图像反转技术来获得改进的特征定义。在形成材料层中的特征时，使用清晰的场致掩模来形成光致抗蚀剂的图案化区段，每个区段具有与特征之一的尺寸，形状和位置基本相同的尺寸，形状和位置旨在形成在材料层中。采用该方法代替使用在光致抗蚀剂中形成窗口的暗场掩模版，每个掩模版具有大小，形状和位置，所述尺寸，形状和位置与要在其中形成的特征之一的尺寸，形状和位置基本相同材料层。对于小型结构，光致抗蚀剂中的开口或窗口比光刻胶的图案化区段更难形成。采用本发明的采用透明场分划板形成包括图案化光刻胶区段的掩模的方法，避免了使用暗场分划板图案化光刻胶中的小窗口的限制。因此形成小结构的准确性因此得到改善。

4. 发明授权

KR100397025B1 전력관리상태에응답하여다중클럭된회로를클럭하는클럭제어기 失效
公开(公告)号：KR100397025B1
公开(公告)日：2003-11-10
申请号：KR1019950035989
申请日：1995-10-18
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 키이쓰지.호킨스 , 칼케이.웨이크랜드
IPC分类号： G06F1/04
CPC分类号： G06F1/324 , G06F1/06 , G06F1/22 , G06F1/3203 , G06F1/3287 , Y02D10/126 , Y02D10/171
摘要： 최근의 PID의 데이터 집중, 시각 집중 및 음성 집중의 요구에 대처하는 회로를 이용하는 집적 프로세서를 단일 모놀리식 회로 상에 제조한다. 집적 프로세서는 CPU 코어, 메모리 컨트롤러 및 여러 가지 주변기기를 포함하여, 다용도 및 고성능 기능을 달성한다. 상기 집적 프로세서는 집적 프로세서의 다양한 부시스템을 적절하게 클럭하기 위해 주파수들이 서로 다른 클럭 신호들을 발생하는 복수의 위상동기루프를 포함하는 클럭 제어 유닛을 설치하여 더 적은 전력을 소비한다. 클럭 제어 유닛에 의해 여러 부시스템에 제공되는 클럭 신호들은 단일 수정 발진기 입력신호로부터 인출된다. 전력 관리 유닛은 집적 프로세서 내에 통합되어, 여러 부시스템에 대한 특정 클럭 신호들의 주파수 및/또는 적용을 제어할 뿐만 아니라, 다른 전력 관리 관련 기능들을 제어한다. 최종적으로 집적 프로세서의 핀 수는 집적 프로세서의 원하는 기능에 따라 소정의 외부 핀들을 선택적으로 다중화함으로써 최소화된다.
摘要翻译：一个集成处理器制造在一个单一的单片电路上，并采用电路来适应现代PID的数据密集型，视图密集型和语音密集型需求。该集成处理器包括一个CPU内核，一个内存控制器和各种外围设备，以实现多功能性和高性能功能。通过提供包括用于产生不同频率的时钟信号的多个锁相环的时钟控制单元以适当地为集成处理器的各个子系统提供时钟，集成处理器消耗更少的功率。由时钟控制单元提供给各个子系统的时钟信号来源于单晶振输入信号。集成处理器内部集成了一个电源管理单元，用于控制某些时钟信号到各个子系统的频率和/或应用，以及控制其他电源管理相关功能。根据集成处理器的所需功能，通过允许某些外部引脚的选择性多路复用，集成处理器的引脚数最终被最小化。＆lt;图像＆GT;

5. 发明授权

KR100391117B1 채널 핫 캐리어 주입을 이용하여 플래시 메모리로 페이지를 기록하는 방법 失效
标题翻译： 채널핫캐리어주입을이용하여플래시메모리로페이지를기록하는방
公开(公告)号：KR100391117B1
公开(公告)日：2003-08-19
申请号：KR1019970709500
申请日：1996-06-18
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 해드대드샘미어 , 창치 , 리우데이비드케이.와이.
IPC分类号： G11C16/06
CPC分类号： G11C16/10
摘要： Disclosed herein is a channel hot-carrier page write including an array of stacked gate flash EEPROM memory cells operating in a very low energy programming mode permitting page writing of 1024 bits within a 20-100 mu S programming interval. Internal programming voltage levels are derived from on-chip circuits, such as charge pumps, operated from a single +VCC source. In a preferred embodiment, a cache memory buffers data transfers between a computer bus and the page oriented storage array. In another embodiment, core doping is increased in the channel and drain regions to enhance hot carrier injection and to lower the programming drain voltage. The stacked floating gate structure is shown to exhibit a high programming efficiency in a range from 10-6 to 10-4 at drain voltages below 5.2 VDC. In another embodiment AC components of the programming current are minimized by precharging a common source line at the start of a programming cycle.
摘要翻译：本文公开了一种信道热载体页面写入，其包括在非常低能量编程模式下操作的堆叠栅极快速EEPROM存储器单元阵列，其允许在20-100μs编程间隔内写入1024位的页面。内部编程电压电平来自片上电路，例如电荷泵，由单个+ VCC电源供电。在优选实施例中，高速缓冲存储器缓冲计算机总线和面向页面的存储阵列之间的数据传输。在另一个实施例中，在沟道区和漏极区中增加核心掺杂以增强热载流子注入并降低编程漏极电压。所示的堆叠浮栅结构在漏极电压低于5.2VDC时表现出在10-6至10-4范围内的高编程效率。在另一个实施例中，编程电流的AC分量通过在编程周期开始时对公共源极线进行预充电而被最小化。

6. 发明授权

KR100382214B1 특정디지트를선행하는디지트의수를결정하는장치및방법 失效
公开(公告)号：KR100382214B1
公开(公告)日：2003-07-18
申请号：KR1019950025901
申请日：1995-08-22
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 리오넬로자노
IPC分类号： G06F7/00
CPC分类号： G06F7/74
摘要： When a data input signal having R plus X groups of M digits is received, the digits are segmented such that X different first counter-detectors receive M digits and a second counter-detector receives the R digits. The counter-detectors determine a number of most significant count digits leading a most significant non-count digit and detect the presence of a non-count digit. A decoder receives the outputs of the first counter-detectors and, responsive to a non-count digit detection in a most significant group of M digits having a non-count digit, communicates the corresponding count number to a concatenator. A third counter-detector determines and communicates a number of most significant groups of M digits having no non-count digits. An output of the third counter detector is concatenated with an output of the decoder where the decoder output is represented by Z digits where M=N (X, M, R, N, and Z are non-negative integers). The concatenation represents the number of leading count digits. If R is non-zero, the second counter-detector determines a number of most significant count digits leading a most significant non-count digit and detects the presence of a non-count digit in the R most significant bits. An adder then adds R to the concatenation. A multiplexer selects the number of leading count digits in the R bits if the R bits contain a non-count digit else the multiplexer selects the concatenation plus R.
摘要翻译：当接收到具有R加X组M位的数据输入信号时，这些数字被分段，使得X个不同的第一反侦测器接收M个数字，而第二个反侦测器接收R个数字。反检测器确定导致最重要的非计数位数的最重要的计数位数，并检测非计数位的存在。解码器接收第一反检测器的输出，并且响应于具有非计数位的最高有效M位组中的非计数位检测，将相应的计数编号传送给连接器。第三个反检测器确定并传送不具有非计数位数的M位数的最重要组。第三计数器检测器的输出与解码器的输出连接，其中解码器输出由Z位表示，其中M = N＆lt; Z＆gt; （X，M，R，N和Z是非负整数）。连接表示前导计数位数。如果R不为零，则第二个计数器检测器确定最高有效计数位的数量，并导致最重要的非计数位，并检测R个最高有效位中是否存在非计数位。然后加法器将R添加到串联中。如果R位包含非计数位，则多路复用器选择R位中的前导计数位的数量，否则多路复用器选择级联加R。＆lt;图像＆GT;

7. 发明授权

KR100354324B1 명령어큐스캐닝장치및그방법 失效
公开(公告)号：KR100354324B1
公开(公告)日：2003-01-08
申请号：KR1019950025425
申请日：1995-08-18
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 네이턴엘.야오 , 마이클디.가더드
IPC分类号： G06F12/00
CPC分类号： G06F9/30149 , G06F9/30152 , G06F9/30174 , G06F9/3816 , G06F9/382 , G06F9/3836 , G06F9/3855 , G06F9/3857
摘要： A superscalar complex instruction set computer ("CISC") processor (100) having a reduced instruction set computer ("RISC") superscalar core (110) includes an instruction cache (104) which identifies and marks raw x86 instruction start and end points and encodes "pre-decode" information, a byte queue (106) which is a queue of aligned instruction and pre-decode information of the "predicted executed" state, and an instruction decoder (108) which generates type, opcode, and operand pointer values for RISC-like operations (ROPs) based on the aligned pre-decoded x86 instructions in the byte queue. The instruction decoder includes in each dispatch position a logic-based conversion path (712, 722, 732, 742), a memory-based conversion path (716, 726, 736, 746), and a common conversion path (714, 724, 734, 744) for converting CISC instructions to ROPs. An ROP multiplexer (400) directs x86 instructions from the byte queue to the conversion paths. The ROP multiplexer includes scan logic (690) which rapidly scans the byte queue to generate for each dispatch position an array of bits (ISELx) that identifies the location of the opcode, and ROP information signals (ROPxNUM, ROPxDIFF, PGNXTÄxÜ). The scan logic is segregated into groups of bit processing logic (GP(x,y)) and includes a look-ahead capability (LAG(x)) between groups.
摘要翻译：具有精简指令集计算机（“RISC”）超标量核心（110）的超标量复杂指令集计算机（“CISC”）处理器（100）包括指令高速缓冲存储器（104），其识别和标记原始x86指令开始和结束点并编码“预解码” 信息，字节队列（106），它是“预测执行的”信息的对齐指令和预解码信息的队列。状态，以及指令解码器（108），其基于字节队列中对齐的预解码的x86指令生成用于类RISC操作（ROP）的类型，操作码和操作数指针值。指令解码器在每个调度位置包括基于逻辑的转换路径（712,722,732,742），基于存储器的转换路径（716,726,736,746）和公共转换路径（714,724,714） 734,744），用于将CISC指令转换为ROP。 ROP多路复用器（400）将来自字节队列的x86指令引导至转换路径。 ROP多路复用器包括扫描逻辑（690），其快速扫描字节队列以为每个分派位置生成标识操作码的位置的比特阵列（ISELx），以及ROP信息信号（ROPxNUM，ROPxDIFF，PGNXT＆Auml; x＆Uuml;）。扫描逻辑被分成比特处理逻辑组（GP（x，y）），并且包括组之间的预见能力（LAG（x））。

8. 发明授权

KR100345878B1 저전압이피롬용개선된출력버퍼회로 失效
标题翻译：改进了低电压EEPROM的输出缓冲电路
公开(公告)号：KR100345878B1
公开(公告)日：2002-11-13
申请号：KR1019940012859
申请日：1994-06-08
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 제임스유 , 티아오후오쿠오
IPC分类号： H03K19/00
摘要： 출력 버퍼 회로는 저전압 응용에서 작동되지만, 고 전압에서 표준 프로그래머를 사용하여 프로그램되어질 수 있다. 출력 버퍼 회로는 프로그래머로부터 프로그램 검증 논리 신호를 검출하고, 신호가 검출될 때 출력 구동 트랜지스터를 천천히 작동시키도록 제공된다. 이렇게 함에 있어서, EPROM 장치의 프로그래밍의 고전압과 관련된 잡음 문제가 제거되어지고, 동시에 정상 동작동안 요구되는 동작 레벨에서 출력 버퍼 회로가 동작되도록 한다.

9. 发明授权

KR100256939B1 외부 어드레스 검파 인터페이스와 조합방법으로 이루어진 이더넷 미디어 억세스 콘트롤러 失效
标题翻译：具有外部地址检测接口和相关方法的以太网媒体接入控制器
公开(公告)号：KR100256939B1
公开(公告)日：2000-05-15
申请号：KR1019930002609
申请日：1993-02-24
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 이앤크레이포드
IPC分类号： H04L12/28
CPC分类号： H04L12/46 , H04L45/742 , H04L45/7453
摘要： 이더넷 미디어 억세스 콘트롤러(MAC)와 MAC 외부에 룩업 메모리를 이용하는데 제공된 방법으로서, 상기 방법은 직렬데이타(SRD) 신호열과 직렬데이타 클럭(SRDCLK) 신호로 MAC에 의해 복호화된 이더넷 패킷을 수용할 것인지 철회할 것인지를 결정한다. 상기 방법은 또한, SRD 신호열을 바이트 프레임으로 변환하여 프레임을 MAC의 수신 FIFO로 부과하는 단계, 수신 FIFO가 부과되는 동안에 MAC 으로 각 바이트 프레임의 프레임 경계의 범위를 한정하는 영역 경계기호(BD) 신호열을 발생하는 단계, 수신 FIFO가 부과되는 동안에 MAC에서 룩업 메모리까지 SRD 신호열, SRDCLK 신호열 및 BD 신호열을 제공하는 단계, 수신 FIFO가 부과되는 동안에 패킷의 규정영역이 룩업 메모리에 저장된 정보와 매치되는지 아닌지를 결정하는 단계 및 수신 FIFO가 부과되는 동안에 매치가 검파되는지 아닌지를 룩업 메모리로 MAC을 알리는 단계등으로 구성된다.

10. 发明公开

KR1019990071719A 초미세 마이크로미터 IC 응용을 위한 신규 금속화 측벽 불활성화 테크놀러지 失效
标题翻译：新型金属化侧壁失活技术，适用于超微型测量仪IC应用
公开(公告)号：KR1019990071719A
公开(公告)日：1999-09-27
申请号：KR1019980703997
申请日：1996-09-18
申请人： 아드밴스트 마이크로 디이바이시스 인코포레이티드
发明人： 청로빈더블유. , 찬사이몬에스. , 구프타서브하시
IPC分类号： H01L21/768
摘要： 각 금속 인터커넥트 구조(14)는 2개의 내화성 금속층(18, 20) 사이에 삽입된 알루미늄 인터커넥트(16)를 포함한다. 본 발명의 방법은 알루미늄 인터커넥트(16)의 측벽(22)상에 알루미늄 금속간 합금층(24)을 형성하는 단계를 포함한다. 알루미늄 금속간 합금층(24)은 알루미늄 내화성 금속 합금으로 이루어진다. 알루미늄 내화성 금속 합금은 측벽(22)상의 노출된 알루미늄을 내화성 금속이 함유된 전구체와 반응시킴으로써 형성된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式