专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR100915360B1 전자장치의 제조 방법 및 반도체장치의 제조 방법 有权
标题翻译：电子设备的制造工艺和半导体器件的制造工艺
公开(公告)号：KR100915360B1
公开(公告)日：2009-09-03
申请号：KR1020070122289
申请日：2007-11-28
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 이시카와겐지 , 시도히데하루 , 나가타다케오 , 구라하시데루오 , 미시마야스요시
IPC分类号： H01L21/306 , H01L21/3065
CPC分类号： H01L21/823456 , H01L21/823468 , H01L27/1057 , H01L27/10805 , H01L27/10873 , H01L27/11507
摘要： [과제] 노광 장치의 해상한계를 넘은 미세한 패턴을 가진 전자장치를 제조한다.
[해결 수단] 전자 장치의 제조 방법은, 기판위에 더미 막을, 상기 더미 막이 상기 기판상의 소자영역 및 그 외측의 외부영역을 덮도록 형성하는 공정과, 상기 더미 막을 패터닝하여 더미 패턴을, 상기 더미 패턴이, 상기 소자영역에서는, 제 1 높이를, 상기 외부영역에서는 상기 제 1 높이보다도 작은 제로를 포함하는 제 2 높이를 갖도록, 형성하는 공정과, 상기 기판위에 다른 막을, 상기 다른 막이 상기 소자영역 및 상기 외부영역에서 상기 더미 패턴을, 상기 더미 패턴의 단면형상에 정합하여 덮도록 형성하는 공정과, 상기 다른 막에 대하여, 상기 기판에 대하여 대략 수직방향으로 작용하는 이방성 에칭을, 상기 소자영역 및 외부영역에서 상기 기판의 표면이 노출하도록 실행하고, 상기 소자영역중, 상기 더미 패턴의 제 1 측벽면 및 상기 제 1 측벽면에 � �향하는 제 2 측벽면을 따라, 제 1 및 제 2 패턴을, 상기 외부영역에서는 소실하도록 형성하는 공정과, 상기 소자영역에서, 상기 제 1 및 제 2 패턴을 사용하여 전자장치를 형성하는 공정을 포함하고, 상기 이방성 에칭은, 상기 외부영역에서 상기 다른 막이 잔류하지 않도록 실행된다.

62. 发明授权

KR100914017B1 메모리 컨트롤러, 반도체 메모리의 액세스 제어 방법 및시스템 有权
标题翻译：存储器控制器，半导体存储器的访问控制方法和系统
公开(公告)号：KR100914017B1
公开(公告)日：2009-08-28
申请号：KR1020080009057
申请日：2008-01-29
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 하라소지
IPC分类号： G11C11/408 , G11C11/4093 , G11C11/4074
CPC分类号： G06F12/0215
摘要： 본 발명은 복수의 뱅크의 프리차지 동작을 효율적으로 실행하여, 반도체 메모리의 액세스 효율을 향상시키는 것을 과제로 한다.
메모리 컨트롤러는 액세스 어드레스를 포함하는 액세스 요구를 순차적으로 유지한다. 반도체 메모리는 복수의 페이지를 각각 갖는 복수의 뱅크로 구성된다. 메모리 컨트롤러는 유지하고 있는 액세스 어드레스의 각각에 대응하는 뱅크의 페이지 히트/페이지 미스를 판정한다. 또한, 메모리 컨트롤러는 연속하는 액세스 어드레스를 해석함으로써 액세스 효율이 향상한다고 판정했을 때에, 모든 뱅크의 프리차지 동작을 실행하는 올 뱅크 프리차지 커맨드를 출력한다. 1회의 올 뱅크 프리차지 커맨드에 의해, 복수의 뱅크를 프리차지할 수 있기 때문에, 커맨드를 삽입할 빈 사이클이 적은 경우에도 뱅크의 상태에 따라서, 커맨드를 효율적으로 반도체 메모리에 공급할 수 있다.
摘要翻译：存储器控制器顺序地保存包括访问地址的访问请求。半导体存储器包括多个具有多页的存储体。存储器控制器确定对应于每个保持的访问地址的存储体的页面命中/页面未命中。此外，存储器控制器在基于对连续存取地址的分析来确定输出全部银行预充电命令导致提高访问效率时，输出用于执行所有存储体的预充电操作的全部存储器预充电命令。可以仅通过提供全部银行预充电命令一次来预充电多个存储体，因此，在用于插入命令的空循环次数少的情况下，可以有效地向命令提供命令半导体存储器根据银行的状况。

63. 发明公开

KR1020090088818A 노이즈 필터 无效
标题翻译：噪声滤波器
公开(公告)号：KR1020090088818A
公开(公告)日：2009-08-20
申请号：KR1020090011887
申请日：2009-02-13
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 야마가타세이지
IPC分类号： H04N5/357 , H04N5/21
CPC分类号： H04N5/21 , G06T5/002 , G06T5/20 , G06T2207/20032 , H04N1/58
摘要： A noise filter is provided to effectively detect/suppress noise occurring in a boundary part of an image having a large shading difference. A boundary determining unit determines a boundary location of shading by pixel values of peripheral pixels. A selection filter unit performs filter processing within a range of pixels which do not belong to the determined boundary among the peripheral pixels. A differential absolute value between a target pixel and a 8 or 24 pixel average value around the same color is calculated(S101,S102,S107). When the differential absolute value is larger than a threshold value, each differential absolute value of the target pixel and vertical/horizontal/diagonal average values of 8 or 24 pixels is calculated. A value of the target pixel is replaced with an average value corresponding to the minimum value among the differential absolute values(S112,S113,S114).
摘要翻译：提供噪声滤波器以有效地检测/抑制在具有大的阴影差的图像的边界部分中发生的噪声。边界确定单元通过周边像素的像素值确定阴影的边界位置。选择滤波器单元在不属于周边像素中确定的边界的像素范围内执行滤波处理。计算目标像素与相同颜色周围的8或24像素平均值之间的差分绝对值（S101，S102，S107）。当差分绝对值大于阈值时，计算目标像素的每个差分绝对值和8或24像素的垂直/水平/对角线平均值。目标像素的值被替换为与差分绝对值中的最小值对应的平均值（S112，S113，S114）。

64. 发明授权

KR100911676B1 콘택터, 그의 제조 방법 및 콘택터를 사용한 시험 방법 失效
标题翻译：接触器，制造这种接触器的方法以及使用这种接触器的测试方法
公开(公告)号：KR100911676B1
公开(公告)日：2009-08-10
申请号：KR1020020072587
申请日：2002-11-21
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 마루야마시게유키 , 와타나베나오유키 , 다시로가즈히로 , 고하시나오히토 , 이가와오사무 , 후지사와데츠야
IPC分类号： H01L21/66
CPC分类号： G01R1/0675 , G01R3/00 , H05K7/1069
摘要： A contactor has a contactor substrate and a plurality of contact electrodes formed on the contactor substrate. Each contact electrode is formed by a metal wire bent between one end joined to the contactor substrate and the other end. An inclined plane is formed by a cutting surface. A fracture surface formed by a tension fracture is formed at the apex portion of the contact electrode.

65. 发明授权

KR100911226B1 불휘발성 반도체 메모리 및 그 판독 방법 및 마이크로프로세서 有权
标题翻译：非易失性半导体存储器，读取它的方法和微处理器
公开(公告)号：KR100911226B1
公开(公告)日：2009-08-06
申请号：KR1020077021543
申请日：2005-03-28
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 다카하시모토이 , 후쿠오카이쿠토
IPC分类号： G11C16/24
摘要： 본 발명은 판독 속도를 향상시키는 것을 목적으로 한다. 1셀에 2개의 기억 영역을 갖는 메모리 셀로 형성되는 메모리 셀 어레이(1)에 있어서, 인접한 2개의 비트선에 대해 대칭이 되는 2개의 메모리 셀의 외측의 기억 영역의 임계치가 쌍의 관계가 되도록 설정되어 있다. 워드선 선택 회로(2)는 판독 대상인 2개의 메모리 셀에 접속하는 워드선에 판독 전압을 인가한다. 또한, 비트선 선택 회로(3)가 2개의 메모리 셀의 바로 밖에 있는 2개의 비트선에 접지 전압을 인가하는 동시에, 내측의 2개의 비트선에 소정의 판독 전압을 인가한다. 판독 변환 회로(4a, 4b, 4c)에서는, 워드선 선택 회로(2)와 비트선 선택 회로(3)에 의해 활성화된 각각의 메모리 셀에 흐르는 드레인 전류를 비교하여, 하나의 데이터로 변환한다.

66. 发明公开

KR1020090083858A 반도체 기억 장치 无效
标题翻译：半导体存储设备
公开(公告)号：KR1020090083858A
公开(公告)日：2009-08-04
申请号：KR1020090004624
申请日：2009-01-20
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 하라고타
IPC分类号： G11C11/4076 , G11C11/407
CPC分类号： G11C29/48 , G11C7/20 , G11C7/22 , G11C11/40 , G11C11/401 , G11C11/40615 , G11C11/4072 , G11C29/08 , G11C29/1201 , G11C11/4076 , G11C2207/105
摘要： A semiconductor storage device is provided to test synchronous reading/writing, non- synchronous reading/writing, and a mask by performing writing and reading in a test mode. A semiconductor memory device(10) comprises a timing control circuit(11), an input signal pad, a plurality of control signal pads(24-1 - 24-7), and switching circuit(22-1 - 22-3). A timing control circuit produces a signal for controlling reading or writing data. The switching circuit is connected to at least one of a plurality of control signal pads, and the switching circuit generates a first control signal supplied to a timing control circuit based on the signal of the input signal pad.
摘要翻译：提供半导体存储装置，通过在测试模式下执行写入和读取来测试同步读/写，非同步读/写和掩码。半导体存储器件（10）包括定时控制电路（11），输入信号焊盘，多个控制信号焊盘（24-1-24-7）和开关电路（22-1-22-3）。定时控制电路产生用于控制读取或写入数据的信号。开关电路连接到多个控制信号焊盘中的至少一个，并且开关电路基于输入信号焊盘的信号产生提供给定时控制电路的第一控制信号。

67. 发明授权

KR100909644B1 반도체 장치의 제조 방법 및 패턴의 형성 방법 有权
标题翻译： 반도체장치의제조방법및패턴의형성방법
公开(公告)号：KR100909644B1
公开(公告)日：2009-07-27
申请号：KR1020030042560
申请日：2003-06-27
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 오토구로아키히코 , 다케치사토시 , 데구치다카토시
IPC分类号： G03F7/26
CPC分类号： H01L21/76811 , G03F7/0757 , G03F7/091 , H01L21/02126 , H01L21/02216 , H01L21/02282 , H01L21/0275 , H01L21/0332 , H01L21/3122 , Y10S438/942 , Y10S438/952
摘要： 본 발명은 고아스펙트비의 미세 패턴을 고정밀도로 간편하게 형성할 수 있는 반도체 장치의 제조 방법 및 패턴의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 장치의 제조 방법은 기판상에 형성한 패턴 형성용 적층막을 이용한 반도체 장치의 제조 방법으로서, 패턴 형성용 적층막이 표층(상층), 내층(중간층) 및 최내층(하층)을 가지고, (A) 최내층의 소광 계수(k)가 0.3 이상이고 내층의 소광 계수(k)가 0.12 이상인 것, (B) 최내층의 소광 계수(k)가 0.3 미만이고 내층의 소광 계수(k)가 0.18 이상인 것 중 어느 하나이다.
摘要翻译：本发明提供一种半导体装置的制造方法，其包括在基板上形成图案形成用层叠膜的工序，其中，图案形成用层叠膜包括最内层，内层和表面层，消光最内层的系数k为0.3以上，内层的消光系数k为0.12以上。本发明还提供一种图案形成方法，其包括在基板上形成用于图案形成的层压膜的步骤，其中图案形成用层压膜包括最内层，内层和表面层，消光系数k 最内层的消光系数k为0.3以上，内层的消光系数k为0.12以上。

68. 发明授权

KR100909407B1 반도체 메모리, 컨트롤러 및 반도체 메모리의 동작 방법 有权
标题翻译： 반도체메모리，컨트롤러및반도체메모리의동작방반
公开(公告)号：KR100909407B1
公开(公告)日：2009-07-24
申请号：KR1020070024488
申请日：2007-03-13
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 간다다츠야 , 사토고토꾸
IPC分类号： G11C11/4093 , G11C11/4096 , G11C11/408 , G11C11/4076
CPC分类号： G11C7/1006 , G11C7/1045 , G11C7/1051 , G11C7/1066 , G11C7/1078 , G11C7/1093 , G11C7/12 , G11C7/22 , G11C11/4076 , G11C11/4094 , G11C11/4096
摘要： 본 발명은 데이터 마스크 신호의 비트수가 많은 경우에도, 외부 단자수를 늘리지 않고 데이터 신호의 마스크 제어를 실시하는 것을 목적으로 한다.
어드레스 입력 회로는, 어드레스 단자에 공급되는 제1 어드레스 신호, 제2 어드레스 신호 및 제1 데이터 마스크 신호를, 클록 신호의 천이 에지에 각각 동기하여 순차적으로 수신한다. 즉, 제1 데이터 마스크 신호는 제1 및 제2 어드레스 신호의 수신 타이밍과는 별도의 타이밍을 이용하여 어드레스 단자에 공급된다. 제1 어드레스 신호, 제2 어드레스 신호 및 제1 데이터 마스크 신호는, 예컨대, 반도체 메모리를 액세스하는 컨트롤러로부터 출력된다. 데이터 입출력 회로는 데이터 단자를 통해 데이터를 입출력한다. 데이터 입출력 회로는, 메모리 셀로의 기록 데이터 및 메모리 셀로부터의 판독 데이터 중 적어도 어느 하나를, 제1 데이터 마스크 신호의 논리에 따라 마스크한다.
반도체 메모리, 데이터 마스크, 마스크 제어, 용장 메모리
摘要翻译：为了即使当数据屏蔽信号中的位数很大时也不增加外部端子的数量而执行数据信号的屏蔽控制，地址输入电路（16）顺序地接收第一地址信号，第二地址信号和第一地址信号数据屏蔽信号与时钟信号的转换边沿同步地提供给地址端。即，第一数据屏蔽信号在与接收第一和第二地址信号的定时不同的时间被提供给地址端，即与所述地址信号多路复用。第一地址信号，第二地址信号和第一数据屏蔽信号例如从访问半导体存储器的控制器输出。数据输入/输出电路（20）经由数据端子输入/输出数据，并且根据第一数据屏蔽信号（BDM0-7）的逻辑屏蔽至存储器单元的写入数据和从存储器单元读取数据中的至少一个，。

69. 发明授权

KR100907234B1 접촉자 부재, 콘택터 및 접촉 방법 有权
标题翻译：接触器成员，接触器和接触方式
公开(公告)号：KR100907234B1
公开(公告)日：2009-07-10
申请号：KR1020077013231
申请日：2004-12-15
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 마루야마시게유키 , 니시노도루
IPC分类号： G01R1/073
摘要： 본 발명은 콘택터에서, 접촉자 부재를 미세 피치로 배치할 수 있고, 또한, 작은 접촉압으로 확실히 접촉을 취할 수 있다. 접촉자 부재는, 전자 부품을 외부의 회로에 전기적으로 접속한다. 접촉자 부재는, 도전성을 갖는 재료로 거의 구 형상으로 형성된다. 접촉자 부재의 중앙 부분의 분자 밀도는 표면 부근 부분의 분자 밀도보다 낮다. 도전성을 갖는 재료는, 도전성 미립자, 도전성 섬유, 도전성 필러 중 적어도 하나를 포함하는 것이라도 된다.
웨이퍼, 접촉자 부재, 콘택터, 어저스터, 절연성 보호막

70. 发明授权

KR100907232B1 반도체 장치 및 그 제조 방법 有权
标题翻译：半导体装置及其制造方法
公开(公告)号：KR100907232B1
公开(公告)日：2009-07-10
申请号：KR1020030034580
申请日：2003-05-30
申请人： 후지쯔 세미컨덕터 가부시키가이샤
发明人： 후지사와데츠야 , 마츠키히로히사 , 이가와오사무 , 아이바요시타카 , 이쿠모마사미츠 , 사토미츠타카
IPC分类号： H01L23/12
CPC分类号： H01L25/0657 , H01L23/3128 , H01L23/49822 , H01L23/5383 , H01L23/5389 , H01L24/19 , H01L24/24 , H01L24/27 , H01L24/29 , H01L24/48 , H01L24/82 , H01L24/83 , H01L24/97 , H01L25/0652 , H01L25/0655 , H01L25/50 , H01L2223/54426 , H01L2223/5446 , H01L2224/04042 , H01L2224/04105 , H01L2224/05599 , H01L2224/12105 , H01L2224/16145 , H01L2224/24137 , H01L2224/24145 , H01L2224/24155 , H01L2224/24195 , H01L2224/24226 , H01L2224/24265 , H01L2224/274 , H01L2224/2919 , H01L2224/32145 , H01L2224/32225 , H01L2224/45099 , H01L2224/48227 , H01L2224/4847 , H01L2224/48471 , H01L2224/73209 , H01L2224/73253 , H01L2224/73267 , H01L2224/83132 , H01L2224/83191 , H01L2224/83192 , H01L2224/83855 , H01L2224/83856 , H01L2224/85399 , H01L2224/92 , H01L2224/92244 , H01L2224/97 , H01L2225/0651 , H01L2225/06524 , H01L2225/06541 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01024 , H01L2924/01029 , H01L2924/01033 , H01L2924/01043 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/07802 , H01L2924/10253 , H01L2924/12044 , H01L2924/1431 , H01L2924/1434 , H01L2924/15153 , H01L2924/1517 , H01L2924/15311 , H01L2924/181 , H01L2924/18162 , H01L2924/19041 , H01L2924/19042 , H01L2924/19103 , H01L2924/19104 , H01L2924/19107 , H01L2224/83 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/45015 , H01L2924/207
摘要： 반도체 장치에서는, 재배열 배선을 형성하는 공정을 단순화하기 위해서 반도체 칩을 옆으로 나란히 배열하는 경우 복수의 반도체 칩 각각의 회로 형성면을 동일 레벨에 용이하게 배치시킬 수 있다. 2차원 배열의 접착제층을 통해 반도체 칩이 기판 위에 탑재된다. 수지층은 기판 위에 형성되고 반도체 소자 주위에 배치된다. 이 수지는 반도체 소자의 두께와 동일한 두께를 갖는다. 수지층의 표면과 반도체 소자의 회로 형성면 위에 유기 절연층이 형성된다. 유기 절연층과 반도체 칩의 전극 위에 재배열 배선층이 형성된다. 재배열 배선층의 배선을 통해서 반도체 소자의 회로 형성면에 외부 접속 단자가 전기적으로 접속된다.
반도체 장치, 더미 칩, 재배열 배선층, 회로 형성면
摘要翻译：在半导体器件中，为了简化形成重新布置的布线的工艺，当半导体芯片并排布置时，可以容易地将多个半导体芯片的电路形成表面布置在相同的水平面上。半导体芯片通过二维阵列的粘合层安装在基板上。树脂层形成在基板上并设置在半导体元件周围。该树脂的厚度等于半导体元件的厚度。有机绝缘层形成在树脂层的表面和半导体元件的电路形成表面上。重新排列的布线层形成在半导体芯片的有机绝缘层和电极上。外部连接端子通过重排布线层的布线电连接到半导体元件的电路形成表面。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式