专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP5587253B2 The step-up circuit 有权
公开(公告)号：JP5587253B2
公开(公告)日：2014-09-10
申请号：JP2011141328
申请日：2011-06-27
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：洋樹村上
IPC分类号： H02M3/07
CPC分类号： G05F1/465 , G11C7/12 , H02M3/073

62. 发明专利

JP5249394B2 Semiconductor memory device 有权
公开(公告)号：JP5249394B2
公开(公告)日：2013-07-31
申请号：JP2011213086
申请日：2011-09-28
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：勝矢野
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/08 , G11C8/08 , G11C16/0483
摘要： A flash memory 100 capable of reducing electric fields applied to the word lines on a memory array and reducing a chip area, includes a memory array 110, a word line decoder 120 disposed at an end of the memory array on the row direction, selecting a predetermined memory block in the memory array according to an address signal, and outputting a selecting signal to the selected memory block, and a word line drive circuit 130 comprising a switch circuit arranged between the memory arrays 110A and 110B and switching the application of the work voltage to a memory cell according to the selecting signal, and a pump circuit raising the voltage level of the selecting signal. The word line decoder 120 has lines WR(i) to transmit the selecting signals. The lines WR(i) are connected to the switch circuit of the word line drive circuit 130.

63. 发明专利

JP2013073657A Semiconductor storage device 有权
标题翻译：半导体存储设备
公开(公告)号：JP2013073657A
公开(公告)日：2013-04-22
申请号：JP2011213086
申请日：2011-09-28
申请人： Winbond Electronics Corp , ウィンボンドエレクトロニクスコーポレーション
发明人： YANO MASARU
IPC分类号： G11C16/06 , G11C16/04
CPC分类号： G11C16/08 , G11C8/08 , G11C16/0483
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor storage device which reduces an electric field to be applied to a word line on a memory array, and can reduce the area of a chip.SOLUTION: A flash memory 100 includes: a memory array 110; a word line decoder 120 which is arranged in the end in the row direction of the memory array 110, selects a specific memory block in the memory array on the basis of an address signal, and outputs a selection signal to the selected memory block; and a word line driving circuit 130 which is arranged between the memory arrays 110A and 110B, and includes a switch circuit for switching an operation voltage to be supplied to the memory cell based on the selection signal, and a boosting circuit for boosting the selection signal. The word line decoder 120 has a wire WR(i) for carrying the selection signal, and the wire WR(i) is connected to the switch circuit of the word line driving circuit 130.
摘要翻译：解决的问题：提供一种能够减少施加到存储器阵列上的字线的电场的半导体存储装置，并且可以减小芯片的面积。闪存100包括：存储器阵列110; 在存储器阵列110的行方向上配置的字线解码器120基于地址信号选择存储器阵列中的特定存储块，并将选择信号输出到选择的存储块; 以及布置在存储器阵列110A和110B之间的字线驱动电路130，并且包括用于基于选择信号切换要提供给存储器单元的操作电压的开关电路，以及用于升高选择信号的升压电路。字线解码器120具有用于承载选择信号的布线WR（i），并且布线WR（i）连接到字线驱动电路130的开关电路。版权所有：（C）2013，JPO＆INPIT

66. 发明专利

JP2021180058A 半導体記憶装置およびECC関連情報の読出し方法有权
公开(公告)号：JP2021180058A
公开(公告)日：2021-11-18
申请号：JP2020084259
申请日：2020-05-13
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：神永雄大
IPC分类号： G11C16/04 , G06F11/10 , G11C16/26
摘要：【課題】連続読出し動作中に誤り訂正されたページに関連する種々の情報を出力することができる半導体記憶装置を提供する。【解決手段】本発明のNAND型のフラッシュメモリは、メモリセルアレイと、メモリセルアレイのページを連続的に読み出す連続読出し手段と、連続読出し手段により連続読出しされたページについて、ECC回路130により誤り訂正が行われた全てのページのページアドレスを記憶するECC関連情報記憶部190と、連続読出し動作後の読出し命令に応答してECC関連情報記憶部190に記憶されたページアドレスを出力する出力手段とを有する。【選択図】図6

67. 发明专利

JP2021174562A 半導体装置有权
公开(公告)号：JP2021174562A
公开(公告)日：2021-11-01
申请号：JP2020074503
申请日：2020-04-20
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：岡部翔 , 妹尾真言
IPC分类号： G11C16/04 , G11C16/26 , G11C7/12 , G11C7/08 , G11C16/24
摘要：【課題】データ出力の高速化を図りつつラッチ回路のリセットを補償する半導体装置を提供する。【解決手段】本発明のNAND型フラッシュメモリの読出し方法は、センスノードSNSを介してビット線および当該ビット線に接続されたNANDストリングをプリチャージするステップと、プリチャージ後に、ラッチ回路をリセットするステップと、リセット後に、NANDストリングをディスチャージするステップとを含む。【選択図】図7

68. 发明专利

JP2021140841A 半導体記憶装置有权
公开(公告)号：JP2021140841A
公开(公告)日：2021-09-16
申请号：JP2020035985
申请日：2020-03-03
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：須藤直昭
IPC分类号： G11C16/30 , G11C5/14
摘要：【課題】ディープパワーダウンモードを解除するための専用のコマンドを必要とすることなくディープパワーダウンモードからの復帰時間を短縮する半導体記憶装置を提供する。【解決手段】本発明のフラッシュメモリ100は、外部電源電圧VCCによって動作される標準コマンドI/F回路110およびDPDコントローラ120と、外部電源電圧VCCから第1の電流経路を介して電力を供給される電圧供給ノードINTVDDと、外部電源電圧VCCから第2の電流経路を介して電力を供給される電圧供給ノードINTVDDCPと、電圧供給ノードINTVDDに接続された内部回路グループ140〜170と、電圧供給ノードINTVDDCPに接続されたチャージポンプ回路180とを含む。DPDモードが解除されたとき、チャージポンプ回路180をイネーブルした後に、内部回路グループ140〜170をイネーブルする。【選択図】図3

69. 发明专利

JP6886544B1 発振回路有权
公开(公告)号：JP6886544B1
公开(公告)日：2021-06-16
申请号：JP2020074621
申请日：2020-04-20
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：中谷真史 , 村上洋樹
IPC分类号： H03K3/03
摘要：【課題】定電流回路の異常によるクロック信号の周波数の上限を抑制することができる発振回路を提供する。【解決手段】本発明の発振回路100は、定電流回路10と、定電流回路10で生成された出力電流I MIRROR に基づきクロック信号を生成する発振器20と、出力電流I MIRROR の上限を規定する電流制限回路110とを有する。電流制限回路110は、出力電流I MIRROR の電流経路に接続されたカレントミラー回路を含み、カレントミラー回路の電流を制限することで出力電流I MIRROR を制限し、発振器20の最大周波数を制限する。【選択図】図4

70. 发明专利

JP2021022413A 半導体装置および連続読出し方法有权
公开(公告)号：JP2021022413A
公开(公告)日：2021-02-18
申请号：JP2019138625
申请日：2019-07-29
申请人：ウィンボンドエレクトロニクスコーポレーション
发明人：妹尾真言 , 水藤克年 , 谷口務 , 岡部翔
IPC分类号： G11C11/56 , G11C16/04 , G11C16/24 , G11C16/34 , G11C16/26
摘要：【課題】ページバッファ/センス回路の規模を削減しつつ信頼性の高い連続読出しを行うことを可能にする。【解決手段】本発明のNAND型フラッシュメモリの連続読出し方法は、メモリセルアレイの選択ページのキャッシュC0のデータを読み出すとき、選択ビット線(BL0、BL4、BL8、BL12)を3本の非選択ビット線によってシールドし、さらに同一の選択ページのキャッシュC1のデータを読み出すとき、選択ビット線(BL2、BL6、BL10、BL14)を3本の非選択ビット線によってシールドし、複数の選択ページで読み出されたそれぞれの第1のページデータと第2のページデータと連続的に出力することを可能にする。【選択図】図13

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式