专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

TW200816373A 線路元件及其製程 CIRCUIT COMPONENT AND PROCESS FOR FORMING THE SAME 审中-公开
简体标题：线路组件及其制程 CIRCUIT COMPONENT AND PROCESS FOR FORMING THE SAME
公开(公告)号：TW200816373A
公开(公告)日：2008-04-01
申请号：TW095136114
申请日：2006-09-29
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU SHIUNG , 李進源 LEE, JIN YUAN , 周健康 CHOU, CHIEN KANG
IPC分类号： H01L
摘要：本發明係提供一種線路元件及其製程,其係透過保護層上方的金屬線路或平面,使保護層下方的內部電路將訊號傳送至同一晶片上的數個元件或電路單元,或是透過保護層上方的金屬線路或平面將電源電壓或接地參考電壓分配至同一晶片上的數個元件或電路單元。
简体摘要：本发明系提供一种线路组件及其制程,其系透过保护层上方的金属线路或平面,使保护层下方的内部电路将信号发送至同一芯片上的数个组件或电路单元,或是透过保护层上方的金属线路或平面将电源电压或接地参考电压分配至同一芯片上的数个组件或电路单元。

62. 发明专利

TW200814212A 半導體晶片結構及其製程 SEMICONDUCTOR CHIP AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：半导体芯片结构及其制程 SEMICONDUCTOR CHIP AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200814212A
公开(公告)日：2008-03-16
申请号：TW096133089
申请日：2007-09-05
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU SHIUNG , 周秋明 CHOU, CHIU MING
IPC分类号： H01L
CPC分类号： H01L2224/11 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/12044 , H01L2924/00 , H01L2924/00012
摘要：半導體晶片元件結構包括一半導體基底,此半導體基底上包括至少一主動元件;一細連線結構,位在此半導體基底及此主動元件上,此細連線結構包括複數個介電層及複數個細線路層位於此半導體基底上,且此些介電層具有多數個通道孔,此些細線路層係位於此些介電層其中之一上,其中此些細線路層藉由此些通道孔彼此電性連接,此些細線路層包括至少一金屬接墊;一保護層,位在此半導體基底上,此保護層具有至少一開口曝露出此金屬接墊;一聚合物凸塊,位在此保護層及此金屬接墊上,並暴露出此金屬接墊表面之一導電區域;一黏著阻障層,位在此保護層、此聚合物凸塊及此導電區域上,此黏著阻障層包覆此聚合物凸塊之至少二表面;一種子層,位在此黏著阻障層上;一金屬層,位在此種子層上,此金屬層與此種子層相同材質,且經由位在此聚合物凸塊頂面上之此金屬層可連接至一外界電路。
简体摘要：半导体芯片组件结构包括一半导体基底,此半导体基底上包括至少一主动组件;一细连接结构,位在此半导体基底及此主动组件上,此细连接结构包括复数个介电层及复数个细线路层位于此半导体基底上,且此些介电层具有多数个信道孔,此些细线路层系位于此些介电层其中之一上,其中此些细线路层借由此些信道孔彼此电性连接,此些细线路层包括至少一金属接垫;一保护层,位在此半导体基底上,此保护层具有至少一开口曝露出此金属接垫;一聚合物凸块,位在此保护层及此金属接垫上,并暴露出此金属接垫表面之一导电区域;一黏着阻障层,位在此保护层、此聚合物凸块及此导电区域上,此黏着阻障层包覆此聚合物凸块之至少二表面;一种子层,位在此黏着阻障层上;一金属层,位在此种子层上,此金属层与此种子层相同材质,且经由位在此聚合物凸块顶面上之此金属层可连接至一外界电路。

63. 发明专利

TW200802714A 積體電路結構及其製程 INTEGRATED CIRCUIT AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：集成电路结构及其制程 INTEGRATED CIRCUIT AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200802714A
公开(公告)日：2008-01-01
申请号：TW096122418
申请日：2007-06-22
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU SHIUNG , 李進源 LEE, JIN YUAN
IPC分类号： H01L
摘要：本發明係提供一種積體電路結構及其製程,其係在一半導體基底上方形成厚度介於5微米至27微米之間的一金屬線路,以及形成一保護層在此金屬線路上,其中此保護層至少包括一氮矽化合物層在金屬線路上以及一氧矽化合物層位在此氮矽化合物層上,或是至少包括一氮氧矽化合物層在金屬線路上以及一氧矽化合物層位在此氮氧矽化合物層上。
简体摘要：本发明系提供一种集成电路结构及其制程,其系在一半导体基底上方形成厚度介于5微米至27微米之间的一金属线路,以及形成一保护层在此金属线路上,其中此保护层至少包括一氮硅化合物层在金属线路上以及一氧硅化合物层位在此氮硅化合物层上,或是至少包括一氮氧硅化合物层在金属线路上以及一氧硅化合物层位在此氮氧硅化合物层上。

64. 发明专利

TW200741922A 晶片封裝結構及其製作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：芯片封装结构及其制作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200741922A
公开(公告)日：2007-11-01
申请号：TW096107214
申请日：2007-03-02
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：周健康 CHOU, CHIEN-KANG , 周秋明 CHOU, CHIU-MING , 林立人 LIN, LI-REN , 羅心榮 LO, HSIN-JUNG
IPC分类号： H01L
CPC分类号： H01L2224/11 , H01L2224/73204 , H01L2924/00012
摘要：本發明係提供一種晶片封裝結構及其製作方法,其係包括一半導體基底,且位在半導體基底上方之一保護層內的一第一開口與一第二開口分別暴露出一第一接墊與一第二接墊,以及一貼帶與一含錫金屬層、一貼帶與一打線導線或一含錫金屬層與一打線導線分別透過第一開口與第二開口連接至第一接墊與第二接墊,或是利用異方性導電膠使第一接墊與一外部電路電性連接,且一含錫金屬層或一打線導線透過第二開口連接至第二接墊。
简体摘要：本发明系提供一种芯片封装结构及其制作方法,其系包括一半导体基底,且位在半导体基底上方之一保护层内的一第一开口与一第二开口分别暴露出一第一接垫与一第二接垫,以及一贴带与一含锡金属层、一贴带与一打线导线或一含锡金属层与一打线导线分别透过第一开口与第二开口连接至第一接垫与第二接垫,或是利用异方性导电胶使第一接垫与一外部电路电性连接,且一含锡金属层或一打线导线透过第二开口连接至第二接垫。

65. 发明专利

TW200741921A 晶片封裝結構及其製作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：芯片封装结构及其制作方法 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200741921A
公开(公告)日：2007-11-01
申请号：TW096107211
申请日：2007-03-02
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：周健康 CHOU, CHIEN-KANG , 周秋明 CHOU, CHIU-MING , 林立人 LIN, LI-REN , 羅心榮 LO, HSIN-JUNG
IPC分类号： H01L
CPC分类号： H01L2224/11 , H01L2224/73204 , H01L2924/00012
摘要：本發明係提供一種晶片封裝結構及其製作方法,其係包括一半導體基底,且位在半導體基底上方之一保護層內的一第一開口與一第二開口分別暴露出一第一接墊與一第二接墊,以及一貼帶與一含錫金屬層、一貼帶與一打線導線或一含錫金屬層與一打線導線分別透過第一開口與第二開口連接至第一接墊與第二接墊,或是利用異方性導電膠使第一接墊與一外部電路電性連接,且一含錫金屬層或一打線導線透過第二開口連接至第二接墊。
简体摘要：本发明系提供一种芯片封装结构及其制作方法,其系包括一半导体基底,且位在半导体基底上方之一保护层内的一第一开口与一第二开口分别暴露出一第一接垫与一第二接垫,以及一贴带与一含锡金属层、一贴带与一打线导线或一含锡金属层与一打线导线分别透过第一开口与第二开口连接至第一接垫与第二接垫,或是利用异方性导电胶使第一接垫与一外部电路电性连接,且一含锡金属层或一打线导线透过第二开口连接至第二接垫。

66. 发明专利

TW200735314A 晶片結構及其製程审中-公开
简体标题：芯片结构及其制程
公开(公告)号：TW200735314A
公开(公告)日：2007-09-16
申请号：TW096100892
申请日：2003-05-27
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：周健康 CHOU, CHIEN-KANG , 周秋明 CHOU, CHIU-MING , 林立人 LIN, LI-REN , 林鉅富 LIN, CHU-FU
IPC分类号： H01L
CPC分类号： H01L2224/11
摘要：一種晶片結構,其主要係由基材、打線焊接墊,以及焊料焊接墊所構成。其中,基材上具有多個焊墊以及一保護層,焊墊之材質例如為銅、鋁、鋁合金等,而保護層覆蓋於基材表面,且具有多個開口以將焊墊暴露。打線焊接墊係配置於保護層之開口所暴露出的部份焊墊上,而焊料焊接墊則配置於未被打線焊接墊覆蓋之焊墊上。承上述,本發明在打線焊接墊以及焊料焊接墊上包括形成金凸塊以及焊料凸塊。另外,本發明亦提出上述晶圓的製造方法。
简体摘要：一种芯片结构,其主要系由基材、打线焊接垫,以及焊料焊接垫所构成。其中,基材上具有多个焊垫以及一保护层,焊垫之材质例如为铜、铝、铝合金等,而保护层覆盖于基材表面,且具有多个开口以将焊垫暴露。打线焊接垫系配置于保护层之开口所暴露出的部份焊垫上,而焊料焊接垫则配置于未被打线焊接垫覆盖之焊垫上。承上述,本发明在打线焊接垫以及焊料焊接垫上包括形成金凸块以及焊料凸块。另外,本发明亦提出上述晶圆的制造方法。

67. 发明专利

TW200733271A 具有打線墊片之晶片 STRUCTURE OF WIRE BONDING OVER SEMICONDUCTOR CHIP 审中-公开
简体标题：具有打线垫片之芯片 STRUCTURE OF WIRE BONDING OVER SEMICONDUCTOR CHIP
公开(公告)号：TW200733271A
公开(公告)日：2007-09-01
申请号：TW095138283
申请日：2002-09-25
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：李進源 LEE, JIN-YUAN , 陳盈智 CHEN, YING-CHIH
IPC分类号： H01L
CPC分类号： H01L24/05 , H01L2224/04042 , H01L2224/05556 , H01L2224/48463 , H01L2924/00014 , H01L2924/00
摘要：一種晶片,適用於藉由一打線製程使至少一導線與晶片電性連接,晶片至少包括一基底、一線路結構層及至少一打線墊片。基底具有多個主動元件,係位在基底之一表面上。線路結構層係位在基底上,線路結構層包括一介電結構體及一金屬微線路結構體,金屬微線路結構體係交錯於介電結構體中,並且金屬微線路結構體與主動元件電性連接。打線墊片係配置在位於主動元件上之線路結構層上,而打線墊片與線路結構層之金屬微線路結構體電性連接,而導線係接合在打線墊片上。
简体摘要：一种芯片,适用于借由一打线制程使至少一导线与芯片电性连接,芯片至少包括一基底、一线路结构层及至少一打线垫片。基底具有多个主动组件,系位在基底之一表面上。线路结构层系位在基底上,线路结构层包括一介电结构体及一金属微线路结构体,金属微线路结构体系交错于介电结构体中,并且金属微线路结构体与主动组件电性连接。打线垫片系配置在位于主动组件上之线路结构层上,而打线垫片与线路结构层之金属微线路结构体电性连接,而导线系接合在打线垫片上。

68. 发明专利

TW200710929A 在保護層上具有線圈元件之半導體晶片 SEMICONDUCTOR CHIP WITH COIL ELEMENT OVER PASSIVATION LAYER 审中-公开
简体标题：在保护层上具有线圈组件之半导体芯片 SEMICONDUCTOR CHIP WITH COIL ELEMENT OVER PASSIVATION LAYER
公开(公告)号：TW200710929A
公开(公告)日：2007-03-16
申请号：TW095117392
申请日：2006-05-17
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 MOU-SHIUNG LIN , 周健康 CHIEN-KANG CHOU , 劉益誠 YI-CHENG LIU , 周秋明 CHIU-MING CHOU , 李進源 JIN-YUAN LEE , 李文傑 WEN-CHIEH LEE
IPC分类号： H01L , G03C
CPC分类号： H01L23/3114 , H01L23/5227 , H01L23/525 , H01L24/05 , H01L24/10 , H01L24/13 , H01L24/48 , H01L2224/02166 , H01L2224/0401 , H01L2224/04042 , H01L2224/04073 , H01L2224/05624 , H01L2224/13 , H01L2224/13099 , H01L2224/48463 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01007 , H01L2924/01009 , H01L2924/01011 , H01L2924/01014 , H01L2924/01015 , H01L2924/01018 , H01L2924/01019 , H01L2924/0102 , H01L2924/01022 , H01L2924/01023 , H01L2924/01027 , H01L2924/01028 , H01L2924/01029 , H01L2924/01032 , H01L2924/01033 , H01L2924/01041 , H01L2924/01044 , H01L2924/01045 , H01L2924/01046 , H01L2924/01047 , H01L2924/0105 , H01L2924/01073 , H01L2924/01074 , H01L2924/01075 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/04941 , H01L2924/04953 , H01L2924/05042 , H01L2924/09701 , H01L2924/10329 , H01L2924/1305 , H01L2924/14 , H01L2924/15787 , H01L2924/15788 , H01L2924/19041 , H01L2924/19042 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3025 , H01L2224/45099 , H01L2924/00
摘要：一種線路元件製作方法,包括提供一半導體基底、一第一線圈及一保護層,其中該第一線圈位在該半導體基底上,該保護層位在該第一線圈上;以及形成一第二線圈在該保護層上及該第一線圈上,該形成該第二線圈包括:形成一第一金屬層在該保護層上,形成一圖案定義層在該第一金屬層上,位在該圖案定義層內之一第一開口暴露出該第一金屬層,形成一第二金屬層在該第一開口暴露出的該第一金屬層上,去除該圖案定義層,以及去除未在該第二金屬層下之該第一金屬層。
简体摘要：一种线路组件制作方法,包括提供一半导体基底、一第一线圈及一保护层,其中该第一线圈位在该半导体基底上,该保护层位在该第一线圈上;以及形成一第二线圈在该保护层上及该第一线圈上,该形成该第二线圈包括:形成一第一金属层在该保护层上,形成一图案定义层在该第一金属层上,位在该图案定义层内之一第一开口暴露出该第一金属层,形成一第二金属层在该第一开口暴露出的该第一金属层上,去除该图案定义层,以及去除未在该第二金属层下之该第一金属层。

69. 发明专利

TW200826170A 一種製造與測試半導體晶圓的方法 METHOD FOR FABRICATING AND TESTING SEMICONDUCTOR WAFER 审中-公开
简体标题：一种制造与测试半导体晶圆的方法 METHOD FOR FABRICATING AND TESTING SEMICONDUCTOR WAFER
公开(公告)号：TW200826170A
公开(公告)日：2008-06-16
申请号：TW096146006
申请日：2007-12-04
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU SHIUNG , 林世雄 LIN, SHIH HSIUNG
IPC分类号： H01L , G01R
摘要：本發明係提供一種製造與測試半導體晶圓的方法,其係包括:形成一鈦鎢合金層在保護層上與複數接墊上,形成材質為金的一種子層在鈦鎢合金層上,形成光阻層在種子層上,形成複數金屬層在光阻層內之複數開口所暴露出的種子層上,去除光阻層以及去除未在這些金屬層下的種子層,接著利用含有雙氧水的蝕刻液蝕刻未在這些金屬層下方之鈦鎢合金層,並在蝕刻期間施加超音波到蝕刻液中,或是利用溫度介於35至50℃之間且含有雙氧水的蝕刻液蝕刻未在這些金屬層下方之鈦鎢合金層,再來利用一探針卡的複數探針尖端接觸部份金屬層,並在重複探針尖端接觸部份金屬層的步驟次數達到100次以上之後,才清潔這些探針尖端,而在清潔這些探針尖端之後,繼續利用探針尖端接觸部份金屬層。
简体摘要：本发明系提供一种制造与测试半导体晶圆的方法,其系包括:形成一钛钨合金层在保护层上与复数接垫上,形成材质为金的一种子层在钛钨合金层上,形成光阻层在种子层上,形成复数金属层在光阻层内之复数开口所暴露出的种子层上,去除光阻层以及去除未在这些金属层下的种子层,接着利用含有双氧水的蚀刻液蚀刻未在这些金属层下方之钛钨合金层,并在蚀刻期间施加超音波到蚀刻液中,或是利用温度介于35至50℃之间且含有双氧水的蚀刻液蚀刻未在这些金属层下方之钛钨合金层,再来利用一探针卡的复数探针尖端接触部份金属层,并在重复探针尖端接触部份金属层的步骤次数达到100次以上之后,才清洁这些探针尖端,而在清洁这些探针尖端之后,继续利用探针尖端接触部份金属层。

70. 发明专利

TW200814213A 晶片封裝結構及其製程 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME 审中-公开
简体标题：芯片封装结构及其制程 CHIP PACKAGE AND METHOD FOR FABRICATING THE SAME
公开(公告)号：TW200814213A
公开(公告)日：2008-03-16
申请号：TW096133091
申请日：2007-09-05
申请人：米輯電子股份有限公司 MEGICA CORPORATION
发明人：林茂雄 LIN, MOU SHIUNG
IPC分类号： H01L
CPC分类号： H01L24/97 , H01L24/73 , H01L2224/32225 , H01L2224/32245 , H01L2224/48227 , H01L2224/48247 , H01L2224/48465 , H01L2224/73265 , H01L2224/97 , H01L2924/01013 , H01L2924/01029 , H01L2924/014 , H01L2924/15311 , H01L2924/00 , H01L2224/85 , H01L2924/00012
摘要：本發明係提供一種晶片封裝結構及其製程,其係包括至少一半導體晶片利用一黏著材料黏著至一基板,其中半導體晶片包括含有黏著/阻障層的一打線接點,且打線接點係透過位在保護層內之一開口連接此開口所暴露出之一接墊,接著形成一打線導線接合打線接點與基板之一接點,繼續形成一聚合物材料在基板上並覆蓋半導體晶片與打線導線,再來形成至少一無鉛錫球(lead-free solder ball)在基板上,最後切割聚合物材料與基板,以形成晶片封裝結構。
简体摘要：本发明系提供一种芯片封装结构及其制程,其系包括至少一半导体芯片利用一黏着材料黏着至一基板,其中半导体芯片包括含有黏着/阻障层的一打线接点,且打线接点系透过位在保护层内之一开口连接此开口所暴露出之一接垫,接着形成一打线导线接合打线接点与基板之一接点,继续形成一聚合物材料在基板上并覆盖半导体芯片与打线导线,再来形成至少一无铅锡球(lead-free solder ball)在基板上,最后切割聚合物材料与基板,以形成芯片封装结构。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式